YILDIZ TEKNİK ÜNİVERSİTESİ FEN BİLİMLERİ ENSTİTÜSÜ

KISA KANALLI CMOS DEVRELERİN YAPAY SİNİR AĞLARI İLE ÜRETİM TEKNOLOJİ PARAMETRELERİNDEN BAĞIMSIZ TASARIMI

Elektronik ve Haberleşme Yük. Müh. Nihan KAHRAMAN

FBE Elektronik ve Haberleşme Anabilim Dalı Elektronik Programında Hazırlanan

DOKTORA TEZİ

Tez Savunma Tarihi: 24.07.2008Tez Danışmanı: Prof. Dr. Tülay YILDIRIM (YTÜ)Jüri Üyeleri: Prof. Dr. Atilla ATAMAN (YTÜ): Prof. Dr. Oruç BİLGİÇ (YTÜ): Prof.Dr. Uğur ÇİLİNGİROĞLU (Yeditepe Ünv.): Doç.Dr.Serdar ÖZOĞUZ (İTÜ)

İSTANBUL, 2008

İÇİNDEKİLER

		Sayfa
SİMGE I	LİSTESİ	V
KISALT	MA LİSTESİ	vi
ŞEKİL L	İSTESİ	vii
ÇİZELG	E LİSTESİ	x
ÖNSÖZ.		xi
1.	GİRİŞ	1
2.	ANALOG VE SAYISAL TÜMDEVRE TASARIMINDA TEMEL YAPILA	AR 6
2.1	Temel Akım Avnası Yapıları	6
2.2	Farksal Kuvvetlendirici	9
2.3	CMOS İşlemsel Kuvvetlendirici Tasarımı	11
2.4	Temel Sayısal Kapılar	14
2.4.1	NOR Kapısı	15
2.4.2	NAND Kapisi	15
2.4.3	XOR Kapısı	16
2.4.4	INV Kapısı	17
3.	YAPAY SİNİR AĞLARI VE TEMEL YAPAY SİNİR AĞI YAPILARI	18
3.1	Yapay Sinir Ağlarının Temel Özellikleri	
3.1.1	Doğrusal Olmama	
3.1.2	Öğrenme	
3.1.3	Genellestirme	19
3.1.4		20
3.1.5	Hata Toleransı	20
3.1.6	Donanım ve Hız	20
3.1.7	Analiz ve Tasarım Kolaylığı	20
3.2	Çok Katmanlı Algılayıcı, ÇKA (Multilayer Perceptron, MLP)	20
3.3	Radyal Temelli Fonksiyon Ağları, RTFA (Radial Basis Function Neural Net RBFNN)	twork, 23
3.3.1	RTFA'ların Eğitilmesi	
3.3.1.1	RTFA Birim Merkezlerinin Belirlenmesi	
3.3.1.2	Yayılma Parametresinin Belirlenmesi	24
3.3.2	RTFA Öğrenme Algoritmaları	25
3.3.2.1	Sabit Merkezlerde En Küçük Kareler Yöntemi	25
3.3.2.2	Ortogonal En Küçük Kareler Yöntemi	25
3.3.2.3	İteratif Kümeleme ve En Küçük Kareler Yöntemi	25
3.3.2.4	Dinamik Komplekslik Öğrenme Algoritması	25
3.4	Genelleştirilmiş Regresyon Sinir Ağları, GRSA (General Regression Neural Network, GRNN)	25
	1.000 011, 010 11 <i>(</i>)	

4.	TEMEL ANALOG VE SAYISAL DEVRELERİN YSA İLE MODELLENM	ESİ27
4.1	Dört Terminalli NMOS Transistör icin Veritabanının Olusturulması	28
4.1.1	Dört Terminalli NMOS Transistörün Yapay Sinir Ağları ile Modellenmesi	30
4.2	DörtTerminalli PMOS Transistör icin Veritabanının Olusturulması	31
4.2.1	Dört Terminalli PMOS Transistörün Yapay Sinir Ağları ile Modellenmesi	
43	Kısa Kanal TSMC Parametreleri ile MOS Transistör Esik Geriliminin	
1.5	Modellenmesi	32
431	MOS Transistörün Esik Geriliminin RSIM Parametrelerinden Bağımsız Van	<i>52</i>
ч.Э.1	Sinir Ağları ile Modellenmesi	23
ΔΔ	Akım Aynaşı Vanıları için Veritabanının Oluşturulmaşı	33
т. т Л Л 1	Vanay Sinir Ağları ile Akım Aynası Modelleme	20
4.4.1	Farksal Kuwyatlandiriai Varitahanının Olusturulması	59
4.5	Vanay Sinir Ağları ile Farkaşl Kuyyatlandiri Madallamaşi	43
4.3.1	i apay Sinn Agian ne Farksai Kuvvenenunici Modenenesi	43
4.6	Işlemsel Kuvvetlendirici Devresi veritabanının Oluşturulması	40
4.0.1		4 /
4.6.2	Giriş İşaret Degişim Aralığı	4/
4.6.3	Açık Çevrim Kazancı ve Band Genişliği	48
4.6.4	Güç Kaynağı Bastırma Oranı	48
4.6.5	Yükselme Eğimi	49
4.6.6	Transistör Kanal Boyu Değişimine Göre Simülasyonlar	49
4.7	Yapay Sinir Ağları ile İşlemsel Kuvvetlendirici Transistör Geometrilerinin	
	Belirlenmesi	53
4.8	CMOS İşlemsel Kuvvetlendirici Devresi için YSA'nın Verdiği Test Sonuçlar	55
4.9	Temel Sayısal Kapıların Gecikmelerinin Yapay Sinir Ağları ile Modellenmesi	59
5.	YAPAY SİNİR AĞLARI İLE MOS ÜRETİM FİRMALARININ SPICE MO	DEL
	PARAMETRELERINDEN BAĞIMSIZ İSLEMSEL KUVVETLENDIRICI	
		62
		02
6.	SONUÇLAR	67
KAYNAK	LAR	70
EKIED		76
EKLEK		70
Ek 1 MOS	IS-AMIS 1.5µm Proses ve Model Parametreleri	77
Ek 2 MOS	IS-AMIS 0 5µm Proses ve Model Parametreleri	81
		0.4
EK 3 MOS	IS-AMIS 0.35µm Proses ve Model Parametreleri	84
Ek 4 MOS	IS-TSMC 0.35µm Proses ve Model Parametreleri	87
EL 5 MOS	IS TSMC 0.25 um Prosos vo Model Parametrolari	00
EK J MUS	15-15iviC 0.25µm rioses ve iviouel ratametrelen	90

Ek 7 MOSIS-IBM 0.35µm Proses ve Model Parametreleri	96
ÖZGEÇMİŞ	100

SIMGE LISTESI

W	Ağırlık değeri
С	Merkez değeri
ω	Açı değeri
x	Ağın giriş vektörü
<i>f</i> (.)	Aktivasyon fonksiyonu
f'(.)	Aktivasyon fonksiyonun türevi
C_{ox}	Birim alan başına düşen oksit kapasitesi
W	Transistör kanal genişliği
L	Transistör kanal uzunluğu
δ	Yerel eğim hesabı
γ	Öğrenme oranı
ά	Momentum sabiti
V _T	Transistörün esik gerilimi
e	Koninin dış merkezliği
R	Direnc
C	Kapasitör
$V_{f\sigma}$	Yüzen gecit transistördeki saklanan yükün olusturduğu esik kayma gerilimi
Í́O	Giriş/Çıkış
Vdd	Besleme Gerilimi
GND	Toprak
λ	Kanal boyu modülasyon parametresi
V _{GS}	Geçit-Kaynak gerilimi
V _{DS}	Kaynak-Savak gerilimi
K'	Geçiş iletkenliği parametresi
R ₀	Çıkış direnci
V _{IC}	Ortak mod giriş gerilimi
V_{ID}	Fark modu giriş gerilimi
A_{VD}	Fark modu gerilim kazancı
A _{VC}	Ortak mod gerilim kazancı
Pdiss	Güç harcaması
Cc	Kompanzasyon kapasitesi
GBW	Kazanç-Band genişliği
C_L	Yük kapasitesi
tp	Propagasyon gecikmesi
$t_{\rm pHL}$	Yüksek seviyeden düşük seviyeye gecikme
t _{pLH}	Düşük seviyeden yüksek seviyeye gecikme
V _{OH}	Yüksek seviye çıkış gerilimi
V _{IH}	Yüksek seviye giriş gerilimi
V _{IL}	Düşük seviye giriş gerilimi
V _{OL}	Duşuk seviye çıkış gerilimi
ω	YSA ağırlıkları
β	Momentum terimi
c	KIFA merkez degerleri
σ	RTFA yayılma parametresi

KISALTMA LİSTESİ

AA	Akım Aynası		
CAD	Computer Aided Design (Bilgisayar Destekli Tasarım)		
CMOS	Complementary Metal Oxide Semiconductor (Eşlenik Metal Oksit Yarıiletken)		
CMRR	Commn Mode Rejection Ratio (Ortak Mod Bastirma Orani)		
ÇKA	Çok Katmanlı Algılayıcı		
DC	Direct Current		
GRNN	Generalized Regression Neural Network		
HEMT	High Electron Mobility Transistör (Yüksek Elektron Hızlı Transistör)		
ICMR	Input Common Mode Range (Ortak Mod Giriş Aralığı)		
INV	Inverter (Evirici)		
MESFET	MEtal Semiconductor Field-Effect Transistors(Metal Alan Etkili Yarıiletken Transistör)		
MLP	Multilayer Perceptron		
MOSFET	Metal Oxide Semiconductor Field Effect Transistor (Metal Oksit Alan Etkili		
	Yarıiletken Transistör)		
NAND	Ve-değil işlemi		
NMOS	N-kanal MOSFET		
NOR	Veya-değil işlemi		
OR	Veya işlemi		
PMOS	P-kanal MOSFET		
PSRR	Power Supply Rejection Ratio (Güç Kaynağı Bastırma Oranı)		
RBF	Radial Basis Function		
RTFA	Radyal Temelli Fonksiyon Ağları		
SOI	Silicon on Insulator (Yarıiletken Üzerinde Silisyum)		
SPICE	Simulation Program with Integrated Circuit Emphasis (Tümleşik Devre		
	Simülasyon Programı)		
SR	Slew Rate(Yükselme Eğimi)		
VLSI	Very Large Scale Integrated Circuit (Çok Büyük Ölçekli Tümleşik Devre)		
XOR	Ayrıcalı Veya		
YSA	Yapay Sinir Ağları		

Sayfa

Şekil 2.1 Basit akım aynası
Şekil 2.2 Kaskod akım aynası
Şekil 2.3 Wilson akım aynası
Şekil 2.4 İyileştirilmiş Akım Aynası9
Şekil 2.5 CMOS Farksal Kuvvetlendirici10
Şekil 2.6 Işlemsel kuvvetlendirici oluşturma hiyerarşisi12
Şekil 2.7 İki katlı CMOS işlemsel kuvvetlendirici devresi
Şekil 2.8 CMOS NOR devresi
Şekil 2.9 CMOS NAND devresi16
Şekil 2.10 CMOS XOR devresi
Şekil 2.11 CMOS INV devresi
Şekil 3.1 İleri beslemeli üç katmanlı YSA sinyal akış şeması (Özyılmaz, 2000)21
Şekil 3.2 Çok katmanlı algılayıcı yapısına ait örnek ağ yapısı
Şekil 3.3 RTFA ağ yapısı
Şekil 3.4 GRSA ağ yapısı
Şekil 4.1 Dört terminalli NMOS transistör
Şekil 4.2 Dört terminalli PMOS transistör
Şekil 4.3 Basit akım aynasında (0.18µm) kanal genişliği taraması yapılarak elde edilen
Iref-Iout grafiği
Şekil 4.4 Basit akım aynasında (1.5µm) kanal genişliği taraması yapılarak elde edilen
Iref -Iout grafiği
Şekil 4.5 Kaskod akım aynasında (0.18µm) kanal genişliği taraması yapılarak elde edilen
Iref -Iout grafiği
Şekil 4.6 Kaskod akım aynasında (1.5µm) kanal genişliği taraması yapılarak elde edilen
Iref -Iout grafiği
Şekil4.7 Wilson akım aynasında (0.18µm) kanal genişliği taraması yapılarak elde edilen
Iref -Iout grafiği
Şekil 4.8 Wilson akım aynasında (1.5µm) kanal genişliği taraması yapılarak elde edilen 37
Iref -Iout grafiği
Şekil 4.9 İyileştirilmiş akım aynasında (0.18µm) kanal genişliği taraması yapılarak elde edilen
Iref -Iout grafiği
Şekil 4.10 Iyileştirilmiş akım aynasında (1.5µm) kanal genişliği taraması yapılarak elde edilen

Iref -Iout grafiği
Şekil 4.11 Akım aynası devreleri için YSA yapısı40
Şekil 4.12 Birinci test verisi için YSA çıkışında verilen W/L sonucuna göre DC simülasyon 41
Şekil 4.13 İkinci test verisi için YSA çıkışında verilen W/L sonucuna göre DC simülasyon .42
Şekil 4.14 Beşinci test verisi için YSA çıkışında verilen W/L sonucuna göre DC simülasyon42
Şekil 4.15 CADENCE optimizasyon arayüzü simülasyon sonucu
Şekil 4.16 CADENCE optimizasyon arayüzünün verdiği W_{N0} ve W_{N1} değerleri ile farksal
kuvvetlendirici AC simülasyonu
Şekil 4.17 Kanal boyu taraması yapılarak elde edilen kazanç band genişliği değişimi
Şekil 4.18 Farksal kuvvetlendirici devresi için YSA yapısı
Şekil 4.19 CMRR ölçümü için işlemsel kuvvetlendirici devresi
Şekil 4.20 ICMR değerinin simülasyonla ölçülebilmesi için kurulması gereken devre düzeni
ve örnek ölçüm sonucu
Şekil 4.21 PSRR ölçümü için işlemsel kuvvetlendirici devresi
Şekil 4.22 N0 ve N1 transistörlerinin kanal boyu değişimine bağlı (WN0=WN1=6u)
CMRR simülasyonu
Şekil 4.23 N0 ve N1 transistörlerinin kanal genişliği değişimine bağlı (LN0=LN1=2.8u)
ICMR simülasyonu
Şekil 4.24 N ₀ ve N ₁ transistörlerinin kanal genişliği değişimine bağlı ($L_{N0}=L_{N1}=2.8u$)
PSRR simülasyonu
Şekil 4.25 N ₀ ve N ₁ transistörlerinin kanal genişliği değişimine bağlı ($L_{N0}=L_{N1}=2.8u$)
SR simülasyonu (1)
Şekil 4.26 N ₀ ve N ₁ transistörlerinin kanal genişliği değişimine bağlı ($L_{N0}=L_{N1}=2.8u$)
kazanç ve kazanç-band genişliği simülasyonu
Şekil 4.27 N ₀ ve N ₁ transistörlerinin kanal genişliği değişimine bağlı ($L_{N0}=L_{N1}=2.8u$)
offset gerilimi simülasyonu
Şekil 4.28 İşlemsel kuvvetlendirici devresi için YSA yapısı
Şekil 4.29 Kullanıcıya MATLAB'da kolaylık sağlayan menüler
Şekil 4.30 Test girişi için YSA çıkışında verilen transistörlerin büyüklükleri
Şekil 4.31 TSMC 0.18um birinci test örneği için Kazanç-Band Genişliği Ölçümü
Şekil 4.32 TSMC 0.18um birinci test örneği için CMRR Ölçümü
Şekil 4.33 TSMC 0.18um birinci test örneği için ICMR Ölçümü
Şekil 4.34 TSMC 0.18um birinci test örneği için Offset Gerilimi Ölçümü
Şekil 4.35 TSMC 0.18um birinci test örneği için PSRR Ölçümü
Şekil 4.36 ÇKA ağına ait eğitme grafiği60

Şekil 5.1 Farklı üretim firmalarının model parametrelerine göre işlemsel	kuvvetlendirici
devresi modellemesi için kullanılan YSA yapısı	
Şekil 5.3 Üçüncü test örneği için Av-GBW ölçüm sonuçları	64
Şekil 5.4 Üçüncü test örneği için CMRR ölçüm sonuçları	64
Şekil 5.5 Üçüncü test örneği için offset gerilimi ölçüm sonuçları	65
Şekil 5.6 Üçüncü test örneği için güç harcaması ölçüm sonuçları	65
Şekil 5.7 Üçüncü test örneği için PSRR ölçüm sonuçları	
Şekil 5.8 Üçüncü test örneği için SR ölçüm sonuçları	

ÇİZELGE LİSTESİ

Sayfa

Çizelge 2.1 NOR kapısının doğruluk tablosu15
Çizelge 2.2 NAND kapısının doğruluk tablosu16
Çizelge 2.3 XOR kapısının doğruluk tablosu17
Çizelge 2.4 INV kapısının doğruluk tablosu17
Çizelge 4.1 NMOS transistör simülasyonu için gerilim, akım ve kanal boyu değişken
Çizelge 4.2 NMOS transistorun kanal genişliğinin kestirilmesinde yapay sınır ağlarının başarım oranı
Çizelge 4.3 PMOS transistörün kanal genişliğinin kestirilmesinde yapay sinir ağlarının
başarım oranı
Çizelge 4.4 PMOS transistörün kanal genişliğinin kestirilmesinde yapay sinir ağlarının
başarım oranı
Çizelge 4.5 Eşik gerilimi kestiriminde genel sınıflama için YSA başarıları
Çizelge 4.6 Eşik gerilimi kestiriminde bilinmeyen teknolojiye göre sınıflama için YSA
başarıları
Çizelge 4.7 Yapay sinir ağına uygulanan akım aynası veri tabanından birkaç örnek
Çizelge 4.8 YSA'ya uygulanan test verilerinden birkaç örnek ve YSA'nın verdiği W/L
bilgileriyle yapılan test simülasyon sonuçları
Çizelge 4.9 Farksal kuvvetlendirici için elde edilen veri kümesine ait örnekler
Çizelge 4.10 Işlemsel kuvvetlendiricinin çıkış kriterlerini gösteren ve YSA için giriş olarak
verilen 11 özellik
Çizelge 4.11 YSA için çıkış değerlerini gösteren 16 özellik47
Çizelge 4.12 CMOS Işlemsel kuvvetlendirici için TSMC 0.18µm test veri kümesine YSA'nın
verdiği transistör boyutları
Çizelge 5.1 İşlemsel kuvvetlendiricinin çıkış kriterlerini gösteren ve YSA için giriş olarak
verilen 8 özellik
Çizelge 5.2 YSA için çıkış değerlerini gösteren 16 özellik

ÖNSÖZ

Elektronik devre tasarımında, devre tasarımcıları büyük ölçekli devreleri sentezlemede veya doğrulamada çeşitli bilgisayar tabanlı tasarım (Computer Aided Design, CAD) sistemlerinin yardımına ihtiyaç duyarlar. Bilgisayar destekli tasarımın temel amacı, hali hazırda kullanılan mikroelektronik devrelere sürekli yeni fonksiyonlar ekleyebilme isteğiyle, tasarımcıları, mümkün olan teknolojiyi tam anlamıyla kullanmaya yöneltebilmektir. Yarıiletken devreler ve elemanları ile ilgilenen bir tasarımcı muhakkak sürekli ama yüksek derecede lineer olmayan (nonlineer) ve çok boyutlu dinamik sistemlerle de ilgilenmek durumundadır. Geliştirilen onlarca tasarım yaklaşımı ve yazılımlarının yanında, analog devre simülatorleri, günümüzde bile bilgisayar destekli tasarımın en büyük araştırma konularından biridir. Sayısal devre tasarımında ise, eleman seviyesinde bir devrenin simülasyonu lojik seviyede bir simülasyona göre oldukça yavaş çalışmaktadır.Bu durum da hem analog hem de sayısal devre tasarımı ve simülasyonları üzerinde yapılan araştırmaların daha da geliştirilmesini zorunlu kılar.

Bu tezde, yeni nesil teknolojiler için mikroelektronik devrelerin yapıtaşlarını oluşturan temel analog ve sayısal devrelere ait transistör boyutlarının simülasyon yapmaksızın tahmin edilebilmesi hedeflenmiştir.

Çalışmalarım sırasında ve tezi hazırlama sürecinde sahip olduğu bilgi birikimi ve tecrübesi ile beni doğru bir şekilde yönlendiren ve bana her koşulda manevi destek olan çok değerli hocam Prof. Dr. Tülay YILDIRIM'a, tez izleme sürecinde ve tezin şekillenmesinde öneri ve destekleri ile teze anlam katan değerli hocalarım Prof. Dr. Atilla ATAMAN'a ve Prof. Dr. Uğur ÇİLİNGİROĞLU'na, hayatımın her alanında yanımda olduğunu bildiğim, desteği ve sevgisi ile manevi olarak beni güçlü kılan çok değerli eşim Ahmet KAHRAMAN'a, bu tezin sürecini hızlandıran, varolan mutluluğumuza mutluluk katan, varlığını her an içimde hissettiğim sevgili yavrumuza, beni bugünlere getiren annem Nurcan COŞKUN ve babam Şenol COŞKUN'a ve canım kardeşim Didem COŞKUN'a, değerli arkadaşlarım, Tuba KIYAN, Burcu ERKMEN ve Revna ACAR VURAL'a ve eğitimim sırasında emeği geçen tüm hocalarıma teşekkürlerimi bir borç bilirim.

Ayrıca çalışmaları hala devam etmekte olan 104E133 nolu TÜBİTAK projesi ve 26-04-03-01 no'lu YTÜ BAPK projesindeki finansal desteklerinden dolayı TÜBİTAK kurumuna ve Yıldız Teknik Üniversitesi Bilimsel Araştırmalar Proje Koordinatörlüğü'ne teşekkürlerimi sunarım.

Nihan KAHRAMAN

KISA KANALLI CMOS DEVRELERİN YAPAY SİNİR AĞLARI İLE ÜRETİM TEKNOLOJİ PARAMETRELERİNDEN BAĞIMSIZ TASARIMI

ÖZET

Mikroelektronik devrelerin boyutları, teknolojinin hızla ilerlemesi ile son yıllarda oldukça küçülmüştür. Bu durumda devrelerin istenen kıstasları sağlaması için tasarımcının devre parametrelerini çok dikkatli bir şekilde belirlemesi gerekmektedir. Teknoloji parametrelerinin değişmesiyle aynı devre, aynı transistör boyutlarıyla farklı sonuçlar üretebilmektedir. Bu yüzden her yeni teknoloji için transistör boyutlarının devrenin performansını olumsuz yönde etkilemeyecek şekilde yeniden seçilmesi gerekmektedir.

Çok büyük ölçekli tümdevre tasarımında, bir tasarımcının dikkat etmesi gereken birçok kıstas söz konusudur. Bunların başında; devrenin harcadığı güç, kapladığı alan, içerdiği transistör sayısı ve transistörlerin boyutları gelmektedir. Bu tezde amaç, analog ve sayısal devre tasarımlarında kullanılan temel blokların, teknoloji değişimine göre, simülasyon yapmaksızın yukarıda belirtilen kıstaslarının yapay sinir ağları ile tahmin edilebilirliğini göstermektir. Benzer şekilde bir diğer amaç da; temel analog ve sayısal devrelerde istenen çıkışları sağlayabilen transistör boyutlarını (kanal boyu ve kanal genişliği) yapay sinir ağları ile yine teknoloji parametrelerinden bağımsız olarak belirleyebilmektir.

Çok karmaşık, uzun ya da çok sayıda düzensiz bilgi taşıyan verilerin çözümlenebilmesinde, insan algısının ya da var olan bilgisayar tekniklerinin sonuca ulaşmada zorluklarla karşılaşabileceği benzer tüm işlemlerde, üstün yeteneklerinden dolayı yapay sinir ağları kullanılır. Eğitilmiş bir sinir ağı yeni ve tanımlanmamış durumlar, yani yeni özellikli girdiler için farklı çıkışlar sağlayabilir. Bu tezde, teknolojiden bağımsız devre tasarımı işlemi, yapay sinir ağlarının bahsedilen özelliklerinden yararlanarak daha az hesapla ve daha kısa sürede yapılmaya çalışılacaktır. Böylece, tasarımcı daha önceden eski teknoloji ile tasarımını yaptığı temel blokları, küçülen teknoloji boyutları karşısında yeniden tasarlamak yerine, devreden istenen çıkışları yapay sinir ağına uygulayarak yeni teknoloji için devre boyutlarını yapay sinir ağı çıktılarından elde edebilecektir.

Anahtar kelimeler: Mikroelektronik devre modelleme, transistör boyutu kestirimi, yapay sinir ağları.

TECHNOLOGY INDEPENDENT SHORT CHANNEL CMOS CIRCUIT DESIGN USING ARTIFICIAL NEURAL NETWORKS

ABSTRACT

The area of microelectronic circuits get smaller by the technology development in recent years. In such a case, the designer should modify the circuit parameters very carefully in order to meet the design constraints. By the changes of technological parameters, the same circuit with the same transistor sizes can produce different results. Therefore, transistor sizes should be chosen properly not to affect the performance of the circuit for each new technology.

There are so many constraints for a designer in very large scale integrated circuit design. Power dissipation, the circuit area, included transistor number and transistor sizes come at the beginning of these constraints. The aim in this thesis is to prove that the design constraints of fundamental blocks used in analog and digital circuits mentioned above can be predicted using artificial neural networks according to the changes in technology without making simulation. Similarly, another aim of this thesis is to determine the transistor sizes of fundamental blocks used in analog and digital circuits that provides desired outputs using artificial neural networks.

Artificial neural networks are used in analyzing the data including complex, long or chaotic information or similar works that human perception or computer skills have complications to access to the results due to their excellent capabilities. The trained neural network can supply new results for new and undefined states, i.e. for the inputs of carrying new features. In this thesis, technology independent circuit design is completed with less calculations and time using artificial neural networks with their characteristics mentioned before. Hence, instead of redesigning fundamental blocks that designed with old technology before, the designer can reach to transistor sizes by applying the desired outputs to neural networks for new technology

Keywords: Microelectronic circuit modeling, transistor size estimation, neural networks

1. GİRİŞ

Elektronik devre tasarımında, devre tasarımcıları büyük ölçekli devreleri sentezlemede veya doğrulamada çeşitli bilgisayar tabanlı tasarım (Computer Aided Design, CAD) sistemlerinin yardımına ihtiyaç duyarlar. Bilgisayar destekli tasarımın temel amacı, hali hazırda kullanılan mikroelektronik devrelere sürekli yeni fonksiyonlar ekleyebilme isteğiyle, tasarımcıları, mümkün olan teknolojiyi tam anlamıyla kullanmaya yöneltebilmektir. Yarıiletken devreler ve elemanları ile ilgilenen bir tasarımcı muhakkak sürekli ama yüksek derecede lineer olmayan ve çok boyutlu dinamik sistemlerle ilgilenmek durumundadır. Geliştirilen onlarca tasarım yaklaşımları ve yazılımlarının yanında, analog devre simülatörleri, günümüzde bile bilgisayar destekli tasarımın en büyük araştırma konularından biridir. Sayısal devre tasarımında ise, eleman seviyesinde bir devrenin simülasyonu lojik seviyede bir simülasyona göre oldukça yavaş çalışmaktadır. Bu durum, hem analog hem de sayısal devre tasarımı ve simülasyonları üzerinde yapılan araştırmaların daha da geliştirilmesini zorunlu kılmaktadır.

Mikroelektronik devrelerin boyutları, teknolojinin hızla ilerlemesi ile son yıllarda oldukça küçülmüştür. Bu durumda gerek analog, gerekse sayısal devrelerin istenen kıstasları sağlaması için tasarımcının devre parametrelerini çok dikkatli bir şekilde belirlemesi gerekmektedir. Teknoloji parametrelerinin değişmesiyle aynı devre, aynı transistör boyutlarıyla farklı sonuçlar üretebilmektedir. Bu yüzden her yeni teknoloji için, devrenin çıkışlarını etkileyen tüm simülasyon parametrelerinin, devrenin performansını olumsuz yönde etkilemeyecek şekilde yeniden seçilmesi gerekmektedir.

Çok büyük ölçekli tümdevre tasarımında, bir tasarımcının dikkat etmesi gereken birçok kıstas söz konusudur. Bunların başında; devrenin harcadığı güç, parazitik etkileri, kapladığı alan, içerdiği transistör sayısı ve transistörlerin boyutları gelmektedir. Bu yüzden mikroelektronik veya yarıiletken devrelerin her seferinde yeniden bir çok simülasyon ile tasarımının yapılması yerine, bilgisayar destekli tasarım sistemleri ile devrelerin optimizasyonu yapılmaktadır.

Elektronik devreler ve elemanlarının modellenmesinde değişik gereksinimleri nedeniyle iki ana uygulamaya ihtiyaç vardır. İlk modelleme uygulaması, şu ana kadar modellenmemiş elemanlar için verim ve başarıyı arttıracak yeni modellerin geliştirilmesine yöneliktir. Yeni veya daha önceden modellenmemiş devre elemanları için bir model oluşturmak, hiç bir modelin olmamasından daha iyidir. Tasarımcı elinde böyle bir model olması durumunda, yeni elemanın devre performansını nasıl etkileyeceğini daha kısa zamanda öğrenebilir. Ancak, yeni bir elemanın fiziksel modelini oluşturmak da uzun zaman alabilir. Bu da araştırmacıları sürekli alternatif yöntemlere yönlendirmektedir. İkinci uygulama, mevcutta bulunan alt devrelerin modellenmesi ve devre simülasyonlarını daha başarılı hale getirebilmek için bu alt devrelerin geliştirilen modellerle yer değiştirmesi ile yapılan modellemedir. Amaç, daha önceden oluşturulan basit modellere ilave yeni özellikler ekleyebilmek ve her seferinde modeli daha da geliştirebilmektir. Örneğin sadece kazancı için modellenmiş bir işlemsel kuvvetlendirici bir çok transistör içerirken, devre modelinde lineerliğin de ortaya çıkmasıyla devre yapısına bir çok direnç elemanı da eklenmiş olur.

Araştırmacıların devre modellemeleri üzerine yaptıkları çalışmalarda, 90'lı yıllardan itibaren Yapay Sinir Ağları (YSA) da oldukça yaygın olarak kullanılmıştır. Yapay sinir ağları, insan beyninin çalışma sisteminin yapay olarak benzetimi çalışmalarının bir sonucu olarak ortaya çıkmıştır. YSA, insan vücudundaki sinir sisteminin bazı fonksiyonlarını ve yeteneklerini yakalamak isteyen basit hesapsal birimlerin (nöronlar) yoğun bir paralel dizisidir; başka bir deyişle, teorik hale getirilmiş zeka ve beyin faaliyetlerinin matematiksel modelleridir. Beynin öğrenme, genelleme gibi fonksiyonları, benzetim yolu ile yapay sinir ağlarına kazandırılmıştır. Temel yapısı, beyne, sıradan bir bilgisayarınkinden daha çok benzemektedir. Ancak biyolojik sistemler o kadar karmaşıktır ki, yapay sinir ağı bu biyolojik sistemlerin fazlaca basite indirgenmiş modelleri şeklindedir. Biyolojik sistemle YSA arasında bir eşleştirme yapılacak olursa, temel sinir hücresi olan nöronu işlemci eleman, dendritleri toplama fonksiyonu, hücre gövdesinde yapılan işlemleri transfer fonksiyonu, sinapsları ağırlıklar ve aksonları nöron çıkışı temsil eder.

Yapay sinir ağları, genelleştirme ve öğrenebilme yeteneği sayesinde kesin kurallarla gösterimi zor olan ve formüle edilemeyen bilgileri yüksek başarım ile işleyebilmektedir. Ayrıca yapay sinir ağlarının hataya karşı toleranslı yapısı sayesinde eksik veya bozulmuş bilgiler doğru şekilde işlenebilmektedir. Yapay sinir ağları bu özellikleri ile geleneksel yapay zeka algoritmaları ve istatistiksel modellere göre çok karmaşık problemleri çözebilme yeteneğine sahiptir. Bu nedenle araştırmacılar uzun yıllardır yapay sinir ağlarının mimarisini ve öğrenme algoritmalarını geliştirmeye yönelik çalışmalarda bulunmuşlar, geliştirdikleri modellerin yazılım ve donanım ortamında kullanımını sağlamışlardır.

Yapay sinir ağlarının bilgisayar ile simülasyonlarına ilk defa 1940'lı yıllarda başlanmıştır. 1943 yılında McCulloch ve Pitts (McCulloch ve Pitts, 1943) yapay nöronu tanımlamışlardır. Bunun paralelinde bilgisayar teknolojisinin gelişimiyle, nöral fonksiyonların hesaplanmasının kolaylaştığı ve basit nöron birleşimlerinin aktivitesinin arttığı gözlenmiştir. 1969 yılında Minsky ve Papert, tek katmanlı ağlarla ayrıcalı veya (XOR) işleminin yapılamayacağını ortaya koymuştur (Minsky, Papert 1969). 1965'ten 1984'e kadar olan yıllar arasında birçok araştırmacı bu konuda çalışmalarda bulunmuştur. Ardından farklı mimari ve öğrenme yapısına sahip farklı ağlar geliştirilmiştir. Bu ağlardan Çok Katmanlı Algılayıcılar (ÇKA), (Werbos, 1974; Rumelhart vd., 1986) ve Radyal Temelli Fonksiyon Ağları (RTFA), (Broomhead ve Lowe, 1988; Moody ve Darken, 1989) sınıflandırma ve fonksiyon yaklaştırma gibi pratik uygulamalarda, literatürde oldukça yaygın olarak yer almaktadır. 90'lı yıllarda Donald Specht (Specht D.F. 1990 ve 1991) tarafından, Radyal Temelli Fonksiyon Ağları'nın genellikle fonksiyon yaklaştırma problemleri için kullanılan Genelleştirilmiş Regresyonlu Ağ yapısı ve Olasılıksal Sinir Ağları kuramı ortaya atılmıştır.

Yapay sinir ağlarının gelişmesiyle paralel olarak kullanım alanlarına literatürde en sık rastlanıldığı yerler; yorumlama, tahmin, teşhis, kontrol, örüntü tanıma, sınıflandırma, karakter veya el yazısı tanıma, imge işleme, optimizasyon...vb konulardır. YSA'nın yaygınca kullanıldığı optimizasyon problemlerinin başında da teknoloji ile sürekli gelişen büyük ölçekli mikroelektronik devre tasarımı gelmektedir.

Mikroelektronik devrelerde, MOS (Metal Oxide Semiconductor) transistör veya çeşitli CMOS (Complementary Metal-Oxide Semiconductor) devre yapılarının modellenmesinde klasik yöntemlere (Tsividis ve Suyama, 1994) alternatif olarak yapay sinir ağları kullanılarak da, gerek eleman gerekse devre bazında modelleme için bir çok çalışma yapılmıştır (Ojala vd., 1994; Kwan ve Tang, 1994; Zaabab vd., 1995; Ojala vd., 1995; Creech vd., 1996; Ng ve Lam, 1996; Wilk vd., 1996; Ilumoka, 1997; Santos vd., 1997; Zhang ve Whang, 1997; Wolfe ve Memuri, 2003; Cao vd., 2004; Roumbakis vd., 2005; Luongvinh ve Kwon, 2005; Raeisi, 2005; Isaksson vd., 2005; Chen vd., 2006).

Devrelerin modellenmesi aşamasından sonra seriminin ve önemli parametrelerinin optimizasyonu gibi sorunlar ortaya çıkmaktadır. YSA, tümleşik devre tasarımının seriminin veya güç harcaması gibi parametrelerinin optimizasyonunun mümkün olan en iyi şekilde belirlenmesinde çoğu bilim adamına (Hoppe vd., 1990; Yih ve Mazumder, 1990; Wu vd, 1994;Macii ve Poncino, 1995; Funabiki ve Nishikawa, 1996; Ilumoka vd., 2004; Hou vd., 2006) önemli ölçüde yardımcı olmuştur.

Tümleşik devrelerin üretiminden sonra meydana gelen hataların test aşamasında ortaya çıkarılması ise günümüzde nerdeyse ayrı bir dal haline gelmiştir. Böylece yapay sinir ağlarının uygulanabilir araştırmaları arasına tümleşik devrelerin üretim aşaması, fabrikasyonun çeşitli adımları (Mardiris vd., 1997; Tong vd., 1997), test işlemi ve

arabağlantılarının duyarlılığı (Zhang ve Nakhla, 1994; Veluswami vd., 1995; Kaderka vd., 1996; Yu vd., 1997; Junren vd., 1998; Ilumoka, 2000; Mičušík vd., 2002; Yang vd., 2000; Pratap vd., 2003; Chang vd., 2003; Schmid ve Leblebici, 2003; Zhongliang 2004, Pratap vd., 2005) gibi farklı alanlar da katılmıştır.

Sürdürülen çalışmalar sadece MOSFET (Metal Oxide Semiconductor Field Effect Transistor) teknolojisi ile sınırlı kalmamış; yalıtılmış kapılı çift kutuplu transistörler, IGBT (Insulated Gate Bipolar Transistor); Galyum Arsenid metal GaAs MESFET (MEtal Semiconductor Field-Effect Transistors), HEMT (High Electron Mobility Transistor) ve SOI (Silicon on Insulator) gibi farklı aktif elemanlar, hem çok katmanlı algılayıcılarda klasik geriye yayılma algoritması kullanılarak hem de radyal tabanlı ağlarla modellenmiştir. (Watson vd., 1998; Gulez vd, 2001; Lazaro vd, 2001; Silva vd., 2001; Hatami vd., 2004, Taher vd., 2005).

Elektronik devre modellemesinde yapay sinir ağları ile yapılan ve yukarıda bahsedilen çalışmalar, mikrodalga transistörlerinin küçük veya büyük eşdeğer modellerinin veya mikrodalga devrelerindeki çeşitli parametrelerin belirlenmesinde çalışan araştırmacıları YSA kullanmaya sevk etmiş ve yüksek frekans devrelerinde farklı ağ yapıları ile algoritmalar (Creech vd., 1995; Hole ve Haldar, 1995; Vai vd., 1997; Peik vd., 1998; Wang vd., 1998; Yıldırım vd., 1999; Markovic vd., 1999; Lazaro, Fernandez vd., 2000; Lazaro, Santamaria vd., 2000; Milovanovic vd., 2002; Devabhaktuni, 2003; Zhang ve Eng, 2003; Padmanava 2006; Kabir vd., 2007; Hwangbo vd., 2007) denenerek araştırmalar sürdürülmüştür.

Bu tezde, son yıllarda yapay sinir ağları kullanılarak yapılan transistör modelleme çalışmaları incelenmiş ve yeni nesil teknolojiler için temel analog ve sayısal devrelerde, SPICE model parametrelerini kullanmadan, transistör büyüklüklerinin YSA ile kestirilmesine çalışılmıştır. Böylece, teknolojiden bağımsız devre tasarımı işlemi, yapay sinir ağlarının bahsedilen özelliklerinden yararlanarak daha az hesapla ve daha kısa sürede yapılmaya çalışılacaktır. Tasarımcı daha önceden eski teknoloji ile tasarladığı temel blokları değişen teknoloji boyutları karşısında yeniden tasarlamak yerine, devreden istenen çıkışları yapay sinir ağına uygulayarak, yeni teknoloji için devre boyutlarını yapay sinir ağı çıktılarından elde edebilecektir.

Bölüm 2'de gerek analog gerekse sayısal mikroelektronik tasarımda karşılaşılan zorluklar ve tasarımlara temel oluşturan yapılar kısaca açıklandıktan sonra, Bölüm 3'de YSA'nın devre modellemesinde kullanılmasını sağlayan belli başlı özellikleri ve bu tezde kullanılan YSA yapıları hakkında bilgi verilmiştir. 4. Bölüm'de ise modellenmesi hedeflenen analog ve sayısal devrelere ait veri tabanı oluşturmak üzere yapılan CADENCE Analog Environment

Simülasyonları ve daha sonra da yeni nesil teknolojiler için tasarımı hedeflenen devrelerin transistör boyutları kestiriminin YSA ile simülasyon sonuçları verilmektedir. 5. Bölümde, diğer bölümlerden farklı olarak, aynı teknolojik büyüklük için farklı üretim firmalarının SPICE model parametrelerinden bağımsız olarak modellenmesine ilişkin yapılan çalışmalar ve sonuçları verilmiştir. Son bölümde ise yeni nesil teknoloji için YSA'nın verdiği transistör boyutları ve CADENCE'da bu transistör boyutları kullanılarak yapılan simülasyonlarda hedefe ne kadar yaklaşıldığı tartışılmıştır.

2. ANALOG VE SAYISAL TÜMDEVRE TASARIMINDA TEMEL YAPILAR

2.1 Temel Akım Aynası Yapıları

Akım aynası yapıları, geçit-kaynak gerilimleri eşit olan özdeş iki transistörün aynı akımları akıtması prensibine dayanır. Şekil 2.1'de iki transistörden oluşan basit akım aynası devresi görülmektedir.



Şekil 2.1 Basit akım aynası

Burada M1 transistörü $V_{DS1}=V_{GS1}$ olduğundan doyma bölgesinde çalışmaktadır. $V_{DS2}\geq V_{GS2}-V_{T2}$ olduğu düşünülürse, M2 transistörü de doymada olacaktır. i_{ref} giriş akımı ile M2 transistörünün savak akımı, i_{out}, birbirine oranlanırsa Eşitlik (2.1) elde edilir.

$$\frac{i_{out}}{i_{ref}} = \left(\frac{L_1 W_2}{W_1 L_2}\right) \left(\frac{V_{GS} - V_{T2}}{V_{GS} - V_{T1}}\right)^2 \left[\frac{1 + \lambda V_{DS2}}{1 + \lambda V_{DS1}} \left(\frac{K_2'}{K_1'}\right)\right]$$
(2.1)

Akım aynasında kullanılan transistörler aynı tümleşik devre üzerinde üretileceğinden V_T ve K' gibi fiziksel parametrelerin aynı olması beklenir. Dolayısıyla (2.1) eşitliği, $\frac{i_{out}}{i_{ref}} = \left(\frac{L_1 W_2}{W_1 L_2}\right) \left[\frac{1 + \lambda V_{DS2}}{1 + \lambda V_{DS1}}\right]$ (2.2)

olarak kısaltılabilir. V_{DS} gerilimlerinin de aynı olması durumunda ise (2.2) eşitliği,

$$\frac{i_{out}}{i_{ref}} = \left(\frac{L_1 W_2}{W_1 L_2}\right)$$
(2.3)

şeklinde kısalır. Dolayısıyla giriş ve çıkış akımları oranı tamamıyla tasarımcıya bağlıdır. Örneğin (W/L) oranlarının her iki transistör için de aynı olması durumunda giriş ve çıkış akımlarının aynı olması beklenir. Basit akım aynasının çıkış direnci ise;

$$R_0 = \frac{1}{\lambda I_0} \tag{2.4}$$

olarak tanımlanır.

Akım aynasını ideal çalışma bağıntılarından saptıran 3 etki söz konusudur. Bu etkiler aşağıda açıklanmıştır.

Kanal Boyu Modülasyonu

Her iki transistörün geometrilerinin aynı olduğu, fakat V_{DS} gerilimlerinin farklı olduğu durumda akım aynası birim kazancında değişim gözlenir.

$$\frac{i_{out}}{i_{ref}} = \left[\frac{1 + \lambda V_{DS2}}{1 + \lambda V_{DS1}}\right]$$
(2.5)

Burada λ küçüldükçe çıkış direnci büyür ve aynalanan akımın giriş akımına oranı da buna bağlı olarak büyür. Dolayısıyla ideal bir akım aynasının, özdeş V_{DS} gerilimlerine ve yüksek çıkış direncine sahip olması istenir.

Eşik Gerilimi Uyumsuzluğu

CMOS prosesinde pul üzerinde eşik geriliminin yayılımı merkezden pulun çevresine doğru bir Gauss yayılım özelliği göstermektedir. Özdeş geometri ve V_{DS} gerilimlerine sahip iki transistör için eşik gerilimlerinin etkisi büyük akımlar için gözardı edilebilmektedir. Çünkü büyük akım büyük V_{GS} demektir, Eşitlik (2.6)'dan da görülebileceği üzere V_{GS} arttıkça $\Delta V_T = V_{T1} - V_{T2}$, V_{GS} yanında ihmal edilebilir.

$$\frac{i_{out}}{i_{ref}} = \left(\frac{V_{GS} - V_{T2}}{V_{GS} - V_{T1}}\right)^2$$
(2.6)

Geometriksel Uyumsuzluk (Kanal Boyu ve Kanal Uzunluğunda)

Her ne kadar simülasyonlarda özdeş transistörlerle ideal sonuçlar alınsa da üretim sırasında maskeleme, litografi, aşındırma ve difüzyon sırasında verilen serimdeki geometrilerden sapmalar olabilir. Bu etki uzun kanal transistörler için (>1µm) gözardı edilebilir ancak kısa kanal transistörlerde büyük önem taşımaktadır.

Akım aynası yapıları çıkış direncini artırmak için kaskod olarak da tasarlanır. Bunun temel

nedenlerinden biri, aktif yüklü kuvvetlendiricilerde yüksek değerli gerilim kazancı elde edilmesi yönündeki istektir. Bu amaçla, kaskod akım kaynağı gerçekleştirilir. Şekil 2.2'deki kaskod akım aynası yapısında, M4 transistörü, M2 transistörünü çıkış ucundaki gerilim değişimlerinden yalıtmaktadır. M4 transistörünün kaynak ucu toprak potansiyelinde olmadığından çıkış direnci hesaplanırken gövde etkisi de dikkate alınırsa, çıkış direnci (2.7)'deki gibi bulunur.

$$R_0 = r_{04} \left[1 + (g_{m4} + g_{mb4}) r_{02} \right] + r_{02}$$
(2.7)



Şekil 2.2 Kaskod akım aynası

Yukarıda bahsedilen akım aynası yapıları dışında Wilson ve iyileştirilmiş akım aynaları da sırasıyla Şekil 2.3 ve Şekil 2.4'de gösterilmiştir.



Şekil 2.3 Wilson akım aynası



Şekil 2.4 İyileştirilmiş Akım Aynası

Wilson akım aynasında akımı aynalama oranı Eşitlik (2.8) ve çıkış direnci Eşitlik (2.9)'daki gibi hesaplanmaktadır.

$$\frac{I_{out}}{I_{ref}} = \frac{(W/L)_2}{(W/L)_1}$$
(2.8)

$$R_0 = r_{03}g_{m1}r_{01} \tag{2.9}$$

Yukarıdaki açıklamalar ve eşitliklerden de görülebileceği üzere basit bir akım aynası devresinin çıkışta sürebileceği maksimum gerilim, çıkış direnci ve akımı kaç kat aynaladığı tasarım kriterleri arasında yer almaktadır.

2.2 Farksal Kuvvetlendirici

Farksal kuvvetlendiriciler tümleşik devre teknolojisi ile oldukça uyumludur ve çoğu zaman işlemsel kuvvetlendiricilerin giriş katı olarak kullanılırlar. Farksal kuvvetlendiricilerde önemli tasarım parametreleri aşağıda açıklanmaktadır:

• Farksal mod giriş gerilimi: Giriş gerilimleri v1 ve v2 olmak üzere

$$v_{ID} = v_1 - v_2$$
 (2.10)

• Ortak mod giriş gerilimi: Giriş gerilimleri v1 ve v2 olmak üzere

$$\mathbf{v}_{\rm IC} = (\mathbf{v}_1 + \mathbf{v}_2) / 2 \tag{2.11}$$

• Çıkış gerilimi ve farksal kuvvetlendiricinin kazancı

$$v_1 = v_{IC} + \frac{v_{ID}}{2}$$
 ve $v_2 = v_{IC} - \frac{v_{ID}}{2}$ (2.12)

olmak üzere

$$v_{OUT} = A_{VD} v_{ID} \pm A_{VC} v_{IC} = A_{VD} \left(v_1 - v_2 \right) \pm A_{VC} \left(\frac{v_1 + v_2}{2} \right)$$
(2.13)

A_{VD} : Farksal mod gerilim kazancı;

- Avc : Ortak mod gerilim kazancı
- CMRR : Farksal kazancın ortak mod kazancına oranı

• ICMR : Ortak mod giriş değişimi; farksal kuvvetlendiricinin hangi giriş gerilimleri arasında aynı kuvvetlendirme işlemini yapabildiğini belirtir.

• Offset gerilimi : Farksal kuvvetlendiricinin giriş terminalleri birbirine bağlandığında ideal çıkış gerilimi ile gerçek çıkış gerilimi arasındaki farktır. Bu değer farksal kazanca bölündüğünde giriş offset gerilimi elde edilir. Genelde CMOS farksal kuvvetlendiricilerde giriş offset gerilimi 5-20 mV'dur.



Şekil 2.5 CMOS Farksal Kuvvetlendirici

Şekil 2.5'deki CMOS farksal kuvvetlendiricide $V_{ID} = 0$ iken N1 ve N2 transistörleri üzerinden eşit büyüklükte akım akar ve bu akımların toplamı da N0 transistörünün üzerinden akan akımdır. N1 üzerindeki akım aynı zamanda P0 transistörünün üzerindeki akımı belirler ve buradaki akım aynası sayesinde bu akım P1 transistörü üzerine aynalanır. Eğer $V_{GSN0} = V_{GSN1}$ ve bu transistörler özdeş ise P1 ve N1 üzerinden aynı akım akacağından çıkış akımı sıfır olur. Bu analizde bütün transistörler doymada çalışmaktadır.

Şekil 2.5'deki farksal kuvvetlendiricinin tasarımının yapılabilmesi için bazı devre özelliklerinin tasarımcıya verilmesi gereklidir. Bu özellikleri sağlayabilen devre için, tasarımcı, her bir transistörün uygun W/L oranını, giriş akımını sağlayan Vbias gerilimi gibi devre parametrelerini gerek matematiksel yöntemlerle gerekse simülasyonlarla belirlemelidir.

Bir farksal kuvvetlendirici devresinin sağlaması gereken özellikler genellikle aşağıdaki gibi sıralanabilir.

- Küçük İşaret Kazancı, Av
- Frekans cevabı, ω_{-3dB}
- ICMR [V_{IC}(max), V_{IC}(min)], maksimum ve minimum giriş ortak mod girilimi
- Belirli bir yük kapasitesi için maksimum çıkış eğimi (slew rate, SR)
- Güç harcaması, P_{diss}

2.3 CMOS İşlemsel Kuvvetlendirici Tasarımı

Analog yapı bloklarının en önemlilerinden birisi olan işlemsel kuvvetlendiriciler, geniş bir kullanım alanına sahiptir. Bu nedenle işlemsel kuvvetlendirici tasarımı oldukça önemlidir. klasik işlemsel kuvvetlendiricilerin beraberinde getirdiği bazı kısıtlamalar elektronik düzenlerin başarımlarını düşürmektedir. Bu sebeple yüksek başarımlı işlemsel kuvvetlendiricilere ihtiyaç vardır. Yüksek başarımlı işlemsel kuvvetlendiriciler, yüksek kazanç, yüksek değerde kazanç band genişliği çarpımı, büyük yükselme eğimi elde etmek üzere gerçeklenen yapılardır. (Güngör vd., 2004)

Temelde iki tür işlemsel kuvvetlendirici yapısı bulunmaktadır. Bu yapıların kat kat tasarım aşaması Şekil 2.6'da görülmektedir.



Şekil 2.6 Işlemsel kuvvetlendirici oluşturma hiyerarşisi

İşlemsel kuvvetlendirici yapılarından ilki iki katmanlı olan yapıdır. Kaskad olarak bağlanmış V→I ve I→V katlarından oluşmaktadır. İlk kat farksal gerilimi farksal akıma çevirir, bu akım bir akım aynası yüküne uygulanır ve böylece girişteki gerilim çıkışta kuvvetlendirilmiş olur. Diğer bir yapıda ise farksal transkondüktans katı kaskod akım aynası yükü takip eder. Burada amaç ortak mod giriş gerilim değişimini arttırmak ve güç tüketimini azaltmak yönündedir.

İşlemsel kuvvetlendirici tasarımlarında önemli olan kriterler aşağıda verilmektedir:

- Kazanç
- Band genişliği
- Yerleşme zamanı (Settling Time)
- Yükselme eğimi (Slew Rate)
- ICMR
- CMRR
- PSRR
- Çıkış gerilim dalgalanması
- Çıkış direnci
- Offset
- Gürültü

Bu çalışmada yukarıda bahsedilen işlemsel kuvvetlendirici yapılarından kaskad olarak bağlanmış V \rightarrow I ve I \rightarrow V katlarından oluşan CMOS işlemsel kuvvetlendirici yapısı kullanılmıştır. Şekil 2.7'de iki katlı CMOS işlemsel kuvvetlendirici devresi gösterilmektedir.



Şekil 2.7 İki katlı CMOS işlemsel kuvvetlendirici devresi

Klasik bir analog tasarımda, Şekil 2.7'deki CMOS işlemsel kuvvetlendirici devresinin istenen çıkış kriterlerini sağlayan transistör boyutlarının belirlenebilmesi için öncelikle hesap ile çözüm yöntemine gidilir. Daha sonra elde edilen sonuçlar SPICE yardımı ile simülasyonda gözlemlenir. İstenen kriterlerden simülasyon sonucunda elde edilemeyenler için, transistör boyutlarında küçük değişimlerde bulunularak tüm çıkış kriterlerinin sağlanmasına çalışılır. Normalde bu işlem kolay gibi görünmesine rağmen tüm parametrelerin birbirleriyle doğrusal olarak değişmediği dikkate alınınca simülasyon sürecinin oldukça uzaması kaçınılmazdır. Kaldı ki simülasyon öncesinde yapılan hesapsal karmaşıklık da tasarım sürecini uzatan etkenlerden biridir.

İki katlı CMOS işlemsel kuvvetlendirici için transistör boyutları basitleştirilmiş halleriyle, aşağıdaki denklemlerle hesaplanabilir. S_N , NMOS transistörlerin (W/L) değeri, S_P , PMOS transistörlerin (W/L) değeri olmak üzere aşağıdaki ifadelerle verilir (Allen P.E., Holberg D.R.; 2002):

$$I_{N2} = SR * Cc \tag{2.14}$$

$$S_{P0} = \frac{2I_{P0}}{KP0'(VDD - Vin(\max) - |V_{TP0}|(\max) + VT1(\min))2} \ge 1$$
(2.15)

g_{mN0}=BW*Cc

$$S_{N2} = \frac{2I_{N2}}{K_{N2}'[V_{DSN2}(sat)]^2}$$
(2.17)

 $g_{mP2} = 2.2* g_{m2} * (C_L / Cc)$ (2.18)

$$V_{SGP1} = V_{SGP2} \tag{2.19}$$

$$S_{P2} = S_{P1}(g_{mP2}/g_{mP1})$$
(2.20)

 $I_{P2} = g_{mP2}^{2}/2(K'_{P2}*S_{P2})$ (2.21)

$$SP2 = \frac{g_{mP2}}{K'_{P2} V_{DSP2} (sat)}$$
(2.22)

$$S_{N3} = (I_{P2} / I_{N2}) S_{N2}$$
(2.23)

Görüldüğü gibi en basit çözüm bile hem analog tasarım bilgisi hem de teknolojik parametrelere ait bilgi gerektirmektedir. Bu tezin amaçlarından biri de, matematiksel çözüm yöntemleri ve simülasyonlar ile zaman kaybetmeksizin devre topolojisi ve çıkış kriterleri verildiğinde devredeki transistör boyutlarının kolay bir yöntem olan YSA ile kestirilebilmesidir.

2.4 Temel Sayısal Kapılar

Sayısal tümdevrelerin temel karakteristikleri, tümdevrelere ait giriş/çıkış-düşük/yüksek seviye gerilim ve akım değerlerinin yanı sıra gürültü marjları, propagasyon gecikme süreleri, güç tüketimleri, giriş ve çıkış yelpaze sayısı olarak bilinir. Propagasyon gecikme süresi, t_P , bir elemanın girişindeki seviye değişimi ile elemanın çıkışında oluşacak seviye değişimi (yüksek seviyeden alçak seviyeye, H-L, alçak seviyeden yüksek seviyeye, L-H) için geçen süredir. t_{PHL} , giriş geriliminin V_{IH}'ye veya V_{IL}'ye göre %50 değiştiği andan itibaren çıkış geriliminin V_{OH}'den V_{OL}'ye %50 değişene kadar geçen süredir. t_{PLH} de benzer şekilde çıkışın VOL'den V_{OH}'ye geçişi için tanımlanır. t_{PLH} ve t_{PHL} genellikle birbirine eşit değildir ve kapının ortalama gecikme süresi;

$$\tau_{ort} = \frac{t_{PLH} + t_{PHL}}{2}$$
(2.24)

(2.16)

şeklinde belirlenir. Propagasyon gecikme süresi, kapının çalışabileceği en büyük frekans değeri ile doğrudan ilgilidir. Genellikle sayısal devrenin çalışma frekansı, toplam en kötü gecikme süresi ile belirlenir. Yükselme süresi (t_r); giriş geriliminin VIL değerinin %10 fazlasından, VIL'nin %90 fazlasına kadar artımı sırasında geçen süredir. Düşme süresi (t_f) ise VIH değerinin %10 eksiğinden, VIH'nin %90 eksiğine kadar azalması sırasında geçen süre olarak tanımlanır.

2.4.1 NOR Kapısı

Lojik NOR kapısında yapılan işlem OR (toplama) işleminin tersinden ibarettir. Girişlerden her ikisi de lojik 0 ise çıkış lojik 1, diğer durumlarda ise çıkış lojik 0'dır. Kapının CMOS gösterimi ve doğruluk tablosu Şekil 2.8 ve Çizelge 2.1'de görüldüğü gibidir.





Çizelge 2.1 NOR kapısının doğruluk tablosu

Giri	Girişler	
in1	in2	out
0	0	1
0	1	0
1	0	0
1	1	0

2.4.2 NAND Kapısı

Lojik NAND kapısında yapılan işlem AND (çarpma) işleminin tersinden ibarettir. Girişlerden her ikisi de lojik 1 ise çıkış lojik 0, diğer durumlarda ise çıkış lojik 1'dir. Kapının CMOS gösterimi ve doğruluk tablosu Şekil 2.9 ve Çizelge 2.2'de görüldüğü gibidir.



Şekil 2.9 CMOS NAND devresi

Çizelge 2.2 NAND kapısının doğruluk tablosu

Girişler		Çıkış
in1	in2	out
0	0	1
0	1	0
1	0	0
1	1	0

2.4.3 XOR Kapısı

Lojik XOR kapısında yapılan işlem ayrıcalı veya işlemidir. Girişlerden her ikisi de birbirinin aynı iken çıkış lojik 0, ikisi de birbirinden farklı iken çıkış lojik 1'dir. Başka bir deyişle, çıkışın 1 olabilmesi için girişlerin birbirinin zıttı olması gerekmektedir. Kapının CMOS gösterimi ve doğruluk tablosu Şekil 2.10 ve Çizelge 2.3'de görüldüğü gibidir.



Şekil 2.10 CMOS XOR devresi

Çizelge 2.3 XOR kapısının doğruluk tablosu

Girişler		Çıkış
in1	in2	out
0	0	0
0	1	1
1	0	1
1	1	0

2.4.4 INV Kapısı

Lojik INV kapısında yapılan işlem evirme işleminden ibarettir. Giriş lojik 1 iken çıkış lojik 0, giriş lojik 0 iken çıkış lojik 1'dir. Kapının CMOS gösterimi ve doğruluk tablosu Şekil 2.11 ve Çizelge 2.4'de görüldüğü gibidir.



Şekil 2.11 CMOS INV devresi

Çizelge 2.4 INV kapısının doğruluk tablosu

Giriş	Çıkış
0	1
1	0

3. YAPAY SİNİR AĞLARI VE TEMEL YAPAY SİNİR AĞI YAPILARI

Yapay Sinir Ağları (YSA), insan vücudundaki sinir sisteminin bazı fonksiyonlarını modelleyen ve bazı yeteneklerini yakalamak isteyen basit hesapsal birimlerin (nöronlar) yoğun bir paralel dizisidir. Başka bir deyişle, teorik hale getirilmiş zeka ve beyin faaliyetlerinin matematiksel modelleridir. Kesin kurallarla gösterimi zor olan, daha çok algılamaya yönelik bilgileri işlemekte kullanılırlar. Olayları genelleştirme yetenekleri ve eksik, belirsiz, bozulmuş bilgileri işleyebilme ve esnek olarak çalıştırabilmeleri önemli özelliklerindendir. Bu ağlarda kullanılan basit işleme elemanları insan beyninin işleme elemanı olan nöronların modelidir. İnsan sinir sisteminin problemleri çözebilmek için öğrenme özelliği olduğu gibi yapay sinir ağlarının da bu özelliği mevcut bulunmaktadır. (Erkmen, 2007)

YSA hesaplama ve bilgi işleme gücünü, paralel dağılmış yapısından, öğrenebilme ve genelleme yeteneğinden alır. Genelleme, eğitim ya da öğrenme sürecinde karşılaşılmayan girişler için de YSA'nın uygun tepkileri üretmesi olarak tanımlanır. Bu üstün özellikleri, YSA'nın karmaşık problemleri çözebilme yeteneğini gösterir.

3.1 Yapay Sinir Ağlarının Temel Özellikleri

3.1.1 Doğrusal Olmama

YSA'nın temel işlem elemanı olan hücre, doğrusal değildir. Dolayısıyla hücrelerin birleşmesinden meydana gelen sinir ağları da doğrusal değildir ve bu özellik bütün ağa yayılmış durumdadır. Bu özelliği ile YSA, doğrusal olmayan karmaşık problemlerin çözümünde önemli bir araç olmuştur.

3.1.2 Öğrenme

YSA'nın arzu edilen davranışı gösterebilmesi için amaca uygun olarak ayarlanması gerekir. Bu ayarlama, hücreler arasında doğru bağlantıların yapılmasını ve bağlantıların uygun ağırlıklara sahip olması gerektiğini ifade eder. Yapay sinir ağları, programlama yerine örneklerle eğitilir. Programlayıcılar, sinir ağlarına tanınacak cisimlerin nicel tanımları veya söz konusu cisimleri benzer cisimlerden ayırmak için lojik kriter kümeleri sağlamak zorunda değillerdir. Bunun yerine bir sinir ağına bazen tanımları ile beraber, cisim örnekleri de girilir. Ağ, ağırlık matrisindeki değerleri değiştirerek bunları öğrenir ve ağa bir giriş uygulandığı zaman o girişe uygun çıkış cevabı üretir. Yapay sinir ağları eğiticili ve eğiticisiz olmak üzere iki şekilde eğitilmektedirler. Eğiticili öğrenmede ağa hem giriş hem de istenen çıkış bilgisi (hedef vektörü) girilir. Her denemeden sonra ağ kendi çıkışını doğru cevaplarla karşılaştırır ve çıkış hatası kabul edilebilecek seviyeye ininceye kadar ağırlıklarını değiştirerek tekrarlama yapar. Eğiticisiz öğrenmede hiçbir hedef vektörü yoktur. Giriş vektörü sisteme uygulanır ve sistem, girişin benzer veya ayrılan özelliklerinden yararlanarak uyumlu bir çıkış üretecek şekilde kendisini organize eder. Böyle sistemler daha çok sınıflama ve kümeleme problemleri için kullanılmışlar ve özellikle Kohonen ile Grossberg tarafından geliştirilmişlerdir (Lippman, 1987; Hinton, 1989; Özyılmaz, 2000).

3.1.3 Genelleştirme

YSA, ilgilendiği problemi öğrendikten sonra, eğitim sırasında karşılaşmadığı test örnekleri için de arzu edilen tepkiyi üretebilir. Örneğin, karakter tanıma amacıyla eğitilmiş bir YSA, bozuk karakter girişlerinde de doğru karakterleri verebilir ya da bir sistemin eğitilmiş YSA modeli, eğitim sürecinde verilmeyen giriş sinyalleri için de sistemle aynı davranışı gösterebilir.

Bir yapay sinir ağının geliştirilmesindeki en kritik parametrelerden biri genelleştirme, yani ağın gelecekteki performansıdır: Ağın, eğitim kümesinde mevcut olmayan durumlar için ne kadar iyi tahminlerde bulunabildiğinin belirlenmesidir. Öğrenme süresince, eğiticili bir sinir ağının çıkışları eğitme kümesindeki girişleri verilen hedef değerlere yaklaştırır. Bu yetenek tek başına yararlı olabilir; fakat, bir sinir ağını kullanmanın esas amaçlarından biri genelleştirme yapmaktır. Yani, ağın çıkışlarını, eğitme kümesinde verilmeyen girişler için de hedef değerlere yaklaştırmaktır. Genelleştirme her zaman mümkün olmayabilir. Tipik olarak iyi bir genelleştirme için üç koşul gereklidir:

- Ağa uygulanan girişlerin hedefe ait yeterli bilgiyi içermesi.
- Girişleri doğru çıkışlara bağlayan yani öğrenmeyi sağlayan fonksiyonun yumuşak geçişli olması. Başka bir deyişle girişlerdeki küçük bir değişiklik çıkışlarda da küçük bir değişiklik üretmelidir.

• Eğitme durumlarının yeterince geniş ve kullanılan alt kümelerin (istatistiksel terminolojide "örnekler") genelleştirilmesi istenen (istatistiksel terminolojide "populasyon") bütün durumları temsil etmesi (Özyılmaz 2000).

3.1.4 Uyarlanabilirlik

YSA, ilgilendiği problemdeki değişikliklere göre ağırlıklarını ayarlar. Yani, belirli bir problemi çözmek amacıyla eğitilen YSA, problemdeki değişimlere göre tekrar eğitilebilir, değişimler devamlı ise gerçek zamanda da eğitime devam edilebilir. Bu özelliği ile YSA, uyarlamalı örnek tanıma, sinyal işleme ve denetim gibi alanlarda etkin olarak kullanılır.

3.1.5 Hata Toleransı

YSA, çok sayıda hücrenin çeşitli şekillerde bağlanmasından oluştuğundan paralel dağılmış bir yapıya sahiptir ve ağın sahip olduğu bilgi, ağdaki bütün bağlantılar üzerine dağılmış durumdadır. Bu nedenle, eğitilmiş bir YSA'nın bazı bağlantılarının hatta bazı hücrelerinin etkisiz hale gelmesi, ağın doğru bilgi üretmesini önemli ölçüde etkilemez. Bu nedenle, geleneksel yöntemlere göre hatayı tolere etme yetenekleri son derece yüksektir.

3.1.6 Donanım ve Hız

YSA, paralel yapısı nedeniyle büyük ölçekli entegre devre (VLSI) teknolojisi ile gerçeklenebilir. Bu özellik, YSA'nın hızlı bilgi işleme yeteneğini artırır ve gerçek zamanlı uygulamalarda arzu edilir.

3.1.7 Analiz ve Tasarım Kolaylığı

YSA'nın temel işlem elemanı olan hücrenin yapısı ve modeli, daha önce açıklandığı gibi bütün YSA yapılarında yaklaşık aynıdır. Dolayısıyla, YSA'nın farklı uygulama alanlarındaki yapıları da standart yapıdaki bu hücrelerden oluşacaktır. Bu nedenle, farklı uygulama alanlarında kullanılan YSA'lar benzer öğrenme algoritmalarını ve teorilerini paylaşabilirler. Bu özellik, problemlerin YSA ile çözümünde önemli bir kolaylık getirmektedir.

3.2 Çok Katmanlı Algılayıcı, ÇKA (Multilayer Perceptron, MLP)

Çok katmanlı algılayıcı (ÇKA) yapısı birçok birimin oluşturduğu bir kümedir. Bu algılayıcı birimler bir araya gelerek ağdaki katmanları oluşturur. Bu katmanlar da bir araya gelerek ağı oluşturur. ÇKA'da üç temel katman vardır. Bunlar giriş katmanı, gizli katman ve çıkış katmanıdır. Giriş ve çıkış katmanı dışındaki tüm katmanlar gizli katman olarak adlandırılır. Genelde ağın eğitiminde eğiticili yöntem kullanılmaktadır. En yaygın öğrenme algoritması hatanın geriye yayılımı algoritmasıdır.

Çok katmanlı YSA'lara uygulanabilmesi nedeniyle önem kazanan geriye yayılım öğrenme

algoritması, eğim düşme algoritmasının (Snyman J.A., 2005) katmanlı YSA'lara uyarlanmış halidir. Algoritmada geçen sinyaller ayrık zamanda gösterilmiş ve ayrık zaman değişkeni k olmak üzere x(k), ağ giriş vektörü; o(k), orta katman çıkış vektörü; d(k), arzu edilen çıkış vektörü; y(k), gerçek ağ çıkış vektörü ve W ve θ ağırlıklar matrisini göstermektedir. Eğim düşme (Snyman J.A., 2005) esasına dayanan geriye yayılım algoritmasında seçilen amaç ölçütünün (performans kriteri) bir katmandaki ağırlığa göre doğru eğiminin hesaplanması gerekir. Bu nedenle, ağ çıkışındaki hata sinyali, katmanlardan geriye doğru yayılır. Aşağıda açıklanacak olan algoritma, çıkış katmanı doğrusal olan üç katmanlı tek çıkışlı ileri beslemeli YSA'ya göre çıkarılmıştır. Çok çıkışlı YSA, tek çıkışlı YSA'nın benzeri olduğundan konunun açıklanabilmesi bakımından bir eksiklik oluşturmayacaktır.

Çıkış katmanı doğrusal olan ileri beslemeli üç katmanlı YSA'nın sinyal akış şeması Şekil 3.1'de verilmiştir.



Şekil 3.1 İleri beslemeli üç katmanlı YSA sinyal akış şeması (Özyılmaz, 2000)

Şekil 3.1'deki sinyal akış şemasından YSA'nın ileri yöndeki matematiksel modeli aşağıdaki gibi yazılır.

$$v_{j} = \sum_{i=0}^{n} w_{ji} x_{i} , \quad o_{j} = \varphi(v_{j}) \quad j=1,2,...,m$$

$$y_{l} = \sum_{j=0}^{m} \theta_{j} . o_{j}$$
(3.1)
(3.2)

Tek çıkışlı bir YSA için ağ çıkış hatası, hataların kareleri (örneksel amaç ölçütü) ve toplam amaç ölçütü (hataların karelerinin ortalaması) aşağıdaki gibi tanımlanır.

$$e(k) = d(k) - y(k)$$
, $E(k) = (1/2)e^{2}(k)$ (3.3)

Şekil 3.2'de çok katmanlı algılayıcı yapısına ait örnek bir ağ yapısı görülmektedir. Bu yapıda

saklı katmanlar ve çıkışlardaki nöronlar için aktivasyon fonksiyonu olarak sigmoidal fonksiyonların kullanıldığı şekilde nöronlar üzerinde gösterilmiştir. Sigmoid yapıları, tanjant sigmoid veya logaritmik sigmoid fonksiyonlarından herhangi biri olarak seçilebilir.



Şekil 3.2 Çok katmanlı algılayıcı yapısına ait örnek ağ yapısı

Toplam amaç ölçütü, N adet eğitim örneği için hataların karelerinin ortalaması olduğundan örneksel ya da toplu amaç ölçütünün ağırlıklara göre eğimi bulunarak geriye yayılım algoritması gerçeklenebilir. Hataların karelerinin eğimine göre, her bir eğitim örneğinin uygulanışında ağırlıklar yenilenirse örneksel öğrenme kuralı elde edilir. Toplam amaç ölçütünün eğimine göre, N adet eğitim örneğinin uygulanışından sonra ağırlıklar yenilenirse toplu öğrenme kuralı elde edilir. Buna göre, hataların karelerinin, doğrusal çıkış katmanındaki bir ağırlığa göre eğimi, zincir kuralına göre kısmi türevlerle belirlenebilir. Geriye yayılım algoritmasında öğrenmenin yavaş olmasının iki temel nedeni vardır (Özyılmaz, 2000).

• Ağırlık uzayı boyunca hata yüzeyi oldukça düzgün olduğunda, hata yüzeyinin bir ağırlığa göre türevi çok küçüktür. Dolayısıyla ağırlığa uygulanacak düzeltme çok küçük olacağından ağın öz yeteneğinin iyileşmesi uzun zaman alacaktır. Diğer taraftan, hata yüzeyi çok girintili çıkıntılı olabilir ve hata yüzeyinin ağırlığa göre türevi büyük olacağından yüzeyin en azından uzaklaşılabilir.

• Hatanın ağırlıklara göre negatif eğim vektörü, hata yüzeyinin en azından uzaklaşan bir yönü verebilir ve ağırlıklar hatalı yönde düzeltilir.

Yukarıda da bahsedildiği gibi öğrenme oranı küçük seçilirse öğrenme yavaşlayacak, büyük seçilirse ağırlık değişimleri salınımlı ve kararsız olacaktır. Bu sakıncıların etkisi, geriye yayılım algoritmasında ağırlıklara uygulanacak düzeltme miktarını belirleyen denklemlere momentum terimi (β) eklenerek azaltılabilir. Momentum katsayısı 0< β <1 arasında seçilir. Amaç ölçütünün bir ağırlığa göre eğimi, ardışıl iki iterasyonda aynı işaretli ise ağırlıklara

uygulanacak düzeltme artar, aksi halde azalır. Momentum katsayısı ile YSA'nın öğrenme oranında belirli bir hızlanma elde edilebilir (Özyılmaz, 2000).

3.3 Radyal Temelli Fonksiyon Ağları, RTFA (Radial Basis Function Neural Network, RBFNN)

Katmanlı yapay sinir ağlarının tasarımında eğiticili geriye yayılım öğrenme algoritması bir en iyileme uygulamasıdır. Radyal Temelli Fonksiyon Ağı (RTFA) tasarımı ise çok boyutlu uzayda eğri uydurma yaklaşımıdır ve bu nedenle RTFA'nın eğitimi, çok boyutlu uzayda eğitim verilerine en uygun bir yüzeyi bulma problemine dönüşür. RTFA'nın genellemesi ise eğitim sırasında bulunan çok boyutlu yüzeyin kullanılmasına eşdeğerdir. Radyal temelli fonksiyonlar, sayısal analizde çok değişkenli problemlerin çözümünde kullanılmış ve YSA'nın gelişmesi ile birlikte bu fonksiyonlardan YSA tasarımında yararlanılmıştır.

Şekil 3.3'de genel bir RTFA yapısı verilmiştir. Burada c değerleri merkezleri, σ değerleri ise yayılma parametresini belirtmektedir. Bu yapıda ayrıca saklı katmandaki nöronlarda aktivasyon fonksiyonu olarak gauss fonksiyonu ve çıkıştaki nöronlar için aktivasyon fonksiyonu olarak doğrusal fonksiyonların kullanıldığı şekilde nöronlar üzerinde gösterilmiştir.



Şekil 3.3 RTFA ağ yapısı

RTFA, ileri beslemeli YSA yapılarına benzer şekilde giriş, saklı ve çıkış katmanından oluşur ancak, giriş katmanından saklı katmana dönüşüm, radyal tabanlı aktivasyon fonksiyonları ile doğrusal olmayan sabit bir dönüşümdür. Saklı katmandan çıkış katmanına ise uyarlamalı ve doğrusal bir dönüşüm gerçekleştirilir.

RTFA'da uyarlanabilecek serbest parametreler; merkez vektörleri, radyal fonksiyonların
genişliği ve çıkış katman ağırlıklarıdır. Çıkış katmanı doğrusal olduğundan ağırlıklar, eğim düşme yada doğrusal en iyileme yöntemleri ile kolayca bulunabilir. Merkezler, girişler arasından rastgele ve sabit olarak seçilebilmekle birlikte RTFA'nın performansını iyileştirmek amacıyla merkez vektörlerinin ve genişliğin uyarlanması için çeşitli yöntemler geliştirilmiştir. Merkez vektörleri, eğim düşme yöntemine göre eğiticili öğrenme algoritması ile uyarlanarak, dik en küçük kareler yöntemi ile, ya da kendiliğinden düzenlemeli yöntemle giriş örneklerinden öbekleme yapılarak belirlenebilir.

3.3.1 RTFA'ların Eğitilmesi

Bir RTFA'nın eğitilmesi, RTFA birim merkezlerinin, gizli katmandan çıkış katmanına olan ağırlıkların ve σ yayılma parametresinin belirlenmesi ile yapılır.

3.3.1.1 RTFA Birim Merkezlerinin Belirlenmesi

RTFA'nın performansı kritik olarak seçilen merkezlere bağlı bulunmaktadır. Alıcı alanların merkez koordinatlarının belirlenmesi için çeşitli metodlar kullanılmaktadır. Örneğin eğitme kümesindeki her bir giriş vektöründe bir merkez yerleştirilebilir. Fakat bu durumda gerekenden çok daha fazla küme ve gizli katman nöronu oluşabileceğinden bu yöntem pek uygun değildir. Pratikte merkezler verilerin bir alt kümesi olarak seçilir. Bu seçim yapılırken gizli düğümlerin sayısı bütün giriş uzayını kaplayacak yeterlikte olmalıdır. Küme merkezlerini bulmak için en iyi yaklaşımlardan biri K-ortalamalı kümeleme algoritmasıdır. Bu algoritmaya göre giriş bilgilerinin yoğun olduğu yerlerde merkezler yoğun bir şekilde dağıtılır. (Haykin,1994)

3.3.1.2 Yayılma Parametresinin Belirlenmesi

Yayılma parametresi σ , RTF ağlarında alıcı bölgelerin çapını belirleyen bir büyüklüktür. Bu parametre merkezler birbirine yakınsa küçük, merkezler birbirinden uzaksa büyük seçilmelidir. Genelde ise σ değeri olarak kümeleme merkezleri ve eğitme kümesindeki örnekler arasındaki ortalama mesafe alınır.

Eğitim sırasındaki ağırlıkların belirlenmesi adımında ise Lineer En Küçük Kareler (Linear Least Squares) yöntemi kullanılarak hata istenen bir değere azalacak şekilde saklı katmandan çıkışa olan ağırlıklar belirlenir.

3.3.2 RTFA Öğrenme Algoritmaları

RTF ağlarında öğrenmeye ilişkin bir çok yaklaşım mevcuttur. Bunlardan bir çoğu öğrenme işini iki kısma ayırır. Buna göre ilk öğrenme işlemi gizli katmanda gerçekleşir. Daha sonra öğrenme çıkış katmanında devam eder. Gizli katmandaki öğrenme eğiticisiz öğrenme algoritmalarından biri kullanılarak yapılır. Çıkış katmanındaki öğrenme ise eğiticili öğrenmedir. RBFA için geliştirilen çeşitli öğrenme algoritmaları aşağıda kısaca özetlenmiştir (Özyılmaz, L.,2000)

3.3.2.1 Sabit Merkezlerde En Küçük Kareler Yöntemi

RTFA merkezleri giriş bilgisinden rasgele seçilir. Eğitim seti problemi iyi temsil edecek şekilde seçilirse bu yöntem iyi sonuç vermektedir. Merkezler belirlendikten sonra en küçük kareler yöntemi ile ağırlıklar eğiticili modda belirlenir.

3.3.2.2 Ortogonal En Küçük Kareler Yöntemi

Bu algoritmada uygun RTFA merkezlerinin ve ağırlıkların belirlenmesi eş zamanlı olarak yapılır. Bu prosedür radyal temelli fonksiyon merkezlerini uygun bir ağ ortaya çıkana kadar rasyonel bir biçimde tek tek seçmektir.

3.3.2.3 İteratif Kümeleme ve En Küçük Kareler Yöntemi

Bu algoritmada RTFA merkezleri bir iteratif kümeleme algoritması kullanılarak ayarlanır ve ağırlıklar iteratif en küçük kareler yöntemi ile güncelleştirilir. Burada merkezlerin belirlenmesi eğiticisiz olarak yapılır.

3.3.2.4 Dinamik Komplekslik Öğrenme Algoritması

Bu iteratif öğrenme yönteminde, her yeni bir temel fonksiyonla önceki arasında oluşturulan bir açı değerine ve kestirim hatasına bağlı olarak ağa yeni bir temel fonksiyon eklenir.

3.4 Genelleştirilmiş Regresyon Sinir Ağları, GRSA (General Regression Neural Network, GRNN)

Genelleştirilmiş Regresyon Sinir Ağları (GRSA), radyal temelli ağların genellikle fonksiyon yaklaştırma problemleri için kullanılmakta olan özel bir halidir. Bu ağlar belirli sayıda saklı katman nöronu ile önemli ölçüde iyi başarı ile sürekli fonksiyonlara yaklaşımı sağlarlar. ÇKA'daki gibi tekrarlı eğitme işlemine ihtiyaç duymamaktadır. Giriş ve çıkış arasında, eğitim

kümesinden elde ettiği bulgularla herhangi sıradan bir fonksiyona yaklaşabilir. Eğitim kümesinin boyutları büyüdükçe yaklaşımdaki hata oranı sıfıra yakınsar. Şekil 3.4'de dört katmanlı temel GRSA yapısı verilmektedir.



Şekil 3.4 GRSA ağ yapısı

İlk katman x giriş vekörünü saklayan katmandır. İkinci katman, yeni gelen girişle (x) saklanan giriş (xⁱ) arasındaki uzaklığı, D(x, xⁱ), ölçen örüntü katmanıdır. Üçüncü katman ise toplam katmanıdır. Bu katmanda, çarpımların toplamı Nj, çıkışla ilişkilendirilen eleman değeri y_i ve hepsinin toplam değeri D hesaplanır. Son katman olan 4. katmanda ise (Nj /D) hesaplanarak yeni çıkış değeri y'_j tahmin edilir. Bu değer aynı zamanda saklanan çıkış değerlerinin yerel ortalamasını da vermektedir (Heimes ve Van Heuveln, 1998).

GRSA, standart teknikler gibi sürekli değişkenler üzerinde yargıya varılabilmesi için de kullanılır. Temelinde standart bir istatistiksel yöntem olan Kernel yaklaşımını kullanmaktadır. Bu tanıma göre, bağımlı bir y değişkeninin bağımsız bir x değişkenine göre regresyonu, verilen x girişleri ve eğitim kümesine göre y için en çok olasılığa sahip değere yaklaşır. Yaklaşım yöntemi ortalama karesel hatayı en düşük değere yaklaştıracak şekilde belirlenir. GRSA, belirli bir eğitim kümesinde x ve y giriş ve çıkışları için bileşik olasılık yoğunluk fonksiyonunun da tahmini için kullanılmaktadır. Ağırlık matrisi w_{ij} eğitilmez, eğitim setinden belirlenen hedef değerler ağırlık matrisi olarak atanır. (Avci, M.,Yıldırım T.,2002)

4. TEMEL ANALOG VE SAYISAL DEVRELERİN YSA İLE MODELLENMESİ

Sayısal sistemlerde MOS teknolojisi yaygın olarak kullanıldığından, analog sistemler için de aynı teknolojinin kullanılabilir olması, ekonomik açıdan büyük yararlar sağlamaktadır. Çoğunlukla, işaretin analogdan sayısala çevrilmesi yahut bunun tersinin gerçekleştirilmesi için gerekli olan kuvvetlendirme, süzme, örnekleme ve tutma, gerilim karşılaştırma, ikili kod ağırlıklı gerilim ve akım üretme vb. analog fonksiyonların gerçekleştirilmesine gereksinme duyulmaktadır.

Mikroelektronik devrelerin boyutları teknolojinin hızla ilerlemesi ile son yıllarda oldukça küçülmüştür. Bu durumda devrelerin istenen kıstasları sağlaması için tasarımcının devre parametrelerini çok iyi belirlemesi gerekmektedir. Teknoloji parametrelerinin değişmesiyle aynı devre, aynı transistör boyutlarıyla farklı sonuçlar üretebilmektedir. Bu yüzden teknoloji değişimlerinde transistör boyutlarının devrenin performansını olumsuz yönde etkilemeyecek şekilde yeniden seçilmesi gerekmektedir. Çok karmaşık, uzun ya da çok sayıda düzensiz bilgi taşıyan böylesi verilerin çözümlenebilmesinde, insan algısının ya da var olan bilgisayar tekniklerinin sonuca ulaşmada başarılı olamayacakları benzer işlemlerde, üstün yeteneklerinden dolayı yapay sinir ağları kullanılır. Eğitilmiş bir sinir ağı yeni ve tanımlanmamış durumlar, yani yeni özellikli girdiler için farklı çıkışlar sağlayabilir.

Bu tezde, yeni nesil teknolojiler için temel analog ve sayısal devrelerde, SPICE model parametrelerini kullanmadan, transistör büyüklüklerinin YSA ile kestirilmesine çalışılmıştır. Böylece, teknolojiden bağımsız devre tasarımı işlemi, yapay sinir ağlarının bahsedilen özelliklerinden yararlanarak daha az hesapla ve daha kısa sürede yapılmaya çalışılacaktır.

Tasarımcı daha önceden eski teknoloji ile tasarladığı temel blokları değişen teknoloji boyutları karşısında yeniden tasarlamak yerine, devreden istenen çıkışları yapay sinir ağına uygulayarak, yeni teknoloji için devre boyutlarını yapay sinir ağı çıktılarından elde edebilecektir. Bahsedilen kolaylıkların tasarımcıya sağlanabilmesi için tez çalışması sırasında CADENCE Analog Environment simülasyon programı kullanılarak Bölüm 2'de bahsedilen temel analog ve sayısal devre yapıları için binlerce simülasyon yapılmıştır. Bu simülasyonlardan elde edilen sonuçlarla her bir temel yapı için büyük ölçeklerde veritabanları oluşturulmuş ve bu veri tabanları kullanılarak, Bölüm 3'de açıklanan YSA yapıları, devre boyutlarını yeni nesil teknolojide belirleyebilmek üzere eğitilmiştir. Kullanıcının bundan sonra tasarlamak istediği devre yapısı için, daha önceden eğitilmiş YSA'yı sadece test etmesi yeterlidir. Bu da kullanıcıya zaman açısından çok büyük avantaj sağlamaktadır.

Bu bölümde hem CADENCE hem de YSA simülasyon sonuçları verilecek olan devreler kısaca aşağıda özetlenmiştir:

- Analog Devreler
 - MOS Transistorlerin Modellenmesi : Teknoloji değişikliği yapmadan, NMOS ve PMOS transistörlerin ayrı ayrı veritabanları oluşturularak modellenmesi.
 - Transistör Eşik Geriliminin Modellenmesi: NMOS ve PMOS veritabanları birleştirilerek yeni teknoloji için eşik gerilimi değerinin belirlenmesi.
 - Çeşitli Akım Aynalama Devrelerinin Modellenmesi: İstenen çıkış akımını sağlayabilen akım aynalarının transistör boyutlarını yeni nesil teknoloji için belirleyebilme.
 - Fark Kuvvetlendirici Devresinin Modellenmesi: İstenen devre çıkış kriterlerini sağlayabilen, yeni nesil teknoloji için tasarlanması hedeflenen devrenin transistör boyutlarını belirleyebilme.
 - İşlemsel Kuvvetlendirici Devresinin Modellenmesi: İstenen devre çıkış kriterlerini sağlayabilen, yeni nesil teknoloji için tasarlanması hedeflenen devrenin transistör boyutlarını belirleyebilme.

• Sayısal Devreler

Sayısal devrelerin tasarımında kullanılan temel kapılarda (INV, NAND, NOR, XOR) istenen gecikmeleri sağlayabilen devre transistör boyutlarının belirlenmesi.

4.1 Dört Terminalli NMOS Transistör için Veritabanının Oluşturulması

Teknolojisinin yaygın olması ve genel amaçlı uygulamalarda olumlu sonuçlar vermesi, MOS (Metal Oxide Semiconductor) transistörlerin tümdevre üretiminde sıkça kullanılmasını sağlamaktadır. Analog devrelerde amaca uygun olarak seçilmek üzere "n" ya da "p" tipi MOS transistörler kullanılırken, sayısal devrelerde "n" ve "p" tipi transistörlerin birlikte yeraldığı CMOS yapılar kullanılmaktadır. Şekil 4.1'de dört terminalli bir NMOS transistör görülmektedir.



Şekil 4.1 Dört terminalli NMOS transistör

BSIM AMIS (Austria Micro Systems) 0.5μ m SPICE model parametreleri ile CADENCE simülasyon programında veritabanı oluşturmak üzere, farklı V_G, V_D, V_S, V_B ve W değerleri için (L değeri sabit L=0.6µm) Çizelge 4.1'deki değişim aralıklarına göre DC simülasyonlar yapılmış ve 36751 adet farklı örnek toplanarak bir veri tabanı oluşturulmuştur.

Çizelge 4.1 NMOS transistör simülasyonu için gerilim, akım ve kanal boyu değişken aralıkları

$V_{G}(V)$	$V_D(V)$	$V_{S}(V)$	$V_{B}(V)$	W (µm)	ID
0.7-5	0 - 5	0 - 2	0	0.6 - 6	Simülasyon sonucu (60µA-2mA)

Kullanılan BSIM parametrelerinde $V_{TH0} = 0.7$ V verilmektedir, bu yüzden transistörün kesimde olduğu bölge dikkate alınmadan modellemeler sadece lineer ve doymada çalışan transistör için yapılmıştır. Geçit gerilimi, V_G, 0.7V-1.5V arasında 0.05V aralıkla, 1.75V-5V arasında 0.25V aralıkla taranmıştır. V_D savak ve V_S kaynak gerilimleri ise 0.5V aralıklarla taranmıştır.

Avcı M. vd. (2003) tarafından yapılan benzer çalışmada TUBİTAK YITAL 1.5 μ m parametreleri ile uzun kanallı transistör modellenmiştir. Söz konusu çalışmada V_{SB} gerilimi daima 0 olarak seçilmiş yani MOS transistör 3 terminalli olarak modellenmiştir. Burada ise kaynak geriliminin değişimi de göz önüne alınmış, ayrıca kısa kanal sayılabilecek bir transistörde modelleme yapılmıştır.

Modelleme sonucunda büyük bir devre yapısında kullanılacak transistörün üzerindeki gerilimler bilindiği taktirde istenilen akım değerini sağlayacak kanal genişliği yapay sinir ağı

çıktısı olarak kullanıcıya verilmektedir.

Bu çalışmada önemli olan diğer bir konu ise kaynak- gövde geriliminin (V_{SB}) sabit olmaması dolayısıyla V_{TH} eşik geriliminin de değişmesidir. Nitekim buna bağlı olarak kimi zaman transistörün çalışma bölgesi de değişkenlik göstermektedir. Bu durum için CADENCE'da yapılan simülasyonlarda belirlenen V_{TH} gerilimleri de dikkate alınmış, basit bir MATLAB programı ile transistörün çalıştığı bölgelere göre veri tabanı ayrıştırılmıştır.

4.1.1 Dört Terminalli NMOS Transistörün Yapay Sinir Ağları ile Modellenmesi

NMOS veri tabanına ait örneklerden 34751 tanesi eğitim, rastgele seçilen 2000 tanesi de test verisi olarak belirlenmiştir. Eğitim veri tabanı ÇKA, RTFA ve GRSA gibi çeşitli yapay sinir ağı yapılarına uygulanmış ve test veri tabanınca test edilmiştir. Aşağıdaki tabloda her bir sinir ağı yapısı için eğitim ve test başarı yüzdeleri verilmiştir. ÇKA ağında 5 giriş nöronu, 1çıkış nöronu, 2 gizli katman ve bu gizli katmanlarda da sırasıyla 25 ve 15'er tane nöron kullanılmıştır. RTFA ve GRSA'da ise yayılma parametresi değerleri 0.85 olarak seçilmiştir. ÇKA ağı için gizli katman sayısı ve bu katmanlardaki nöron sayısı deneme yanılma usulü ile bulunmuştur. Ayrıca ÇKA'da her simülasyon rasgele verilen ağırlık değerleri ile başladığından, ÇKA başarısı bulunurken ağ 10 kere eğitilip 10 kere test edilmiş ve hata bu 10 simülasyonun ortalaması alınarak belirlenmiştir. Çizelge 4.2'de NMOS transistör için istenen akımı sağlayabilen transistör boyutlarının kestiriminde ÇKA, RTFA ve GRSA başarım oranları verilmiştir. Eğitim sırasında ağa tüm veriler giriş olarak uygulanmamış veri tabanından rasgele girişler eğitim seti olarak seçilmiştir. Test sırasında ise daha önce eğitim olarak ağa uygulanmamış girişler yapay sinir ağına uygulandığı için eğitim ve test sonuçları arasında farklılıklar oluşmuştur.

	ÇKA		RTF	FA	GRS	SA
	Eğitim	Test	Eğitim	Test	Eğitim	Test
Doğru Örnek Sayısı	33708	1720	26758	1260	28496	1398
Yanlış Örnek Sayısı	1043	280	7993	740	6255	602
Başarım Yüzdesi (%)	97	86	77	63	82	70

Çizelge 4.2 NMOS transistörün kanal genişliğinin kestirilmesinde yapay sinir ağlarının başarım oranı

Test işlemi sonucunda yapay sinir ağının çıktı olarak verdiği W (kanal boyu) parametresi, CADENCE simülasyon programında kullanılabilecek aralıklara uyarlanmıştır. CADENCE'da W değerlerinin değişimi, kullanılan minimum genişliğin en az ¼'ü kadar olmalıdır. Buna göre Wmin= 0.6μ m oldugundan W değerleri de minimum 0.15μ m aralıklarla değişmelidir. Test işlemi sonucunda elde edilen çıkış değerleri yukarıda anlatılan aralıklara denk gelecek şekilde yuvarlatılmıştır. Örneğin test işlemi sonucunda W=1.15 µm olarak bulunduğunda bu değer W=1.2µm değerine yuvarlatılmıştır.

4.2 DörtTerminalli PMOS Transistör için Veritabanının Oluşturulması



Şekil 4.2 Dört terminalli PMOS transistör

NMOS transistörün simülasyonlarına benzer şekilde farklı V_G , V_D , V_S , V_B ve W değerleri için Çizelge 4.3'deki değişim aralıklarında DC simülasyonlar yapılmış ve 38290 adet farklı örnek toplanarak bir veri tabanı oluşturulmuştur.

Çizelge 4.3 PMOS transistörün kanal genişliğinin kestirilmesinde yapay sinir ağlarının başarım oranı

$V_{G}(-V)$	$V_D(-V)$	$V_{S}(-V)$	$V_{B}(-V)$	W (µm)	ID
0.7 - 5	0 - 5	3 - 5	5	0.6 - 6	Simülasyon sonucu (40µA-1.6 mA)

Benzer şekilde kaynak - gövde geriliminin (V_{SB}) sabit olmaması dolayısıyla V_{TH} eşik geriliminin de değişmesine bağlı olarak kimi zaman transistörün çalışma bölgesi de değişkenlik gösterdiğinden CADENCE'da yapılan simülasyonlarda belirlenen V_{TH} gerilimleri dikkate alınmış, basit bir MATLAB programı ile transistörün çalıştığı bölgelere göre veri tabanı ayrıştırılmıştır.

4.2.1 Dört Terminalli PMOS Transistörün Yapay Sinir Ağları ile Modellenmesi

PMOS veri tabanına ait örneklerden 36040 tanesi eğitim, rastgele seçilen 2250 tanesi de test verisi olarak belirlenmiştir. Eğitim veri tabanı; ÇKA, RTFA ve GRSA yapılarına uygulanmış ve bu sinir ağı yapıları test veri tabanı ile test edilmiştir. Aşağıdaki tabloda her bir sinir ağı yapısı için eğitim ve test başarı yüzdeleri verilmiştir. ÇKA ağında 5 giriş nöronu, 1 çıkış nöronu, 2 gizli katman ve bu gizli katmanlarda da 25'er tane nöron kullanılmıştır. RTFA ve GRSA'da ise yayılma parametresi değerleri 0.78'dir.

Çizelge 4.4 PMOS transistörün kanal genişliğinin kestirilmesinde yapay sinir ağlarının başarım oranı

	ÇK	KA (RT	FA	GR	SA
	Eğitim	Test	Eğitim	Test	Eğitim	Test
Doğru Örnek Sayısı	32796	30273	26669	21263	29192	21984
Yanlış Örnek Sayısı	3244	5767	9371	14777	6848	14056
Başarım Yüzdesi (%)	91	84	74	59	81	61

4.3 Kısa Kanal TSMC Parametreleri ile MOS Transistör Eşik Geriliminin Modellenmesi

Bölüm 4.1 ve 4.2'deki MOS transistör DC analizlerinde akım-gerilim eşitlikleri $V_{SB}=0V$ için pek bir zorluk göstermemektedir. Ancak NMOS'ta gövde gerilimi V_B en düşük seviyeye (GND), PMOS'ta gövde gerilimi en yüksek seviyeye (V_{DD}) çekildiğinde ve kaynak gerilimi farklı değerlerde olduğunda, eşik geriliminin değişmesinden ötürü transistör beklenenden başka bir çalışma bölgesinde çalışıyor olabilir. Bu durumda önce eşik geriliminin hesaplanması gerekmektedir.

Eşik geriliminin BSIM parametrelerine göre hesaplanması (4.1)'deki gibi uzun ve zor bir formüle dayanır.

$$V_{TH} = V_{TH0} + k_1 \left(\sqrt{\left| \phi - V_{BSeff} \right|} - \sqrt{\left| \phi \right|} \right) - k_2 V_{BSeff} + k_1 \left(\sqrt{1 + \frac{NLX}{Leff}} - 1 \right) \sqrt{\left| \phi \right|} + \left(k_3 + k_{3b} V_{BSeff} \right) \frac{T_{ox}}{W_{eff} + W_0} \phi - \frac{V_{oy}}{V_{eff}} + \frac{V_{oy}}{V_{eff}} + \frac{V_{oy}}{V_{eff}} \phi - \frac{V_{oy}}{V_{eff}} \left[\exp \left(-D_{vt1w} \frac{Weff^* Leff}{2l_{tw}} \right) \right] + \dots - \left[\exp \left(-Dsub \frac{Leff}{2l_{t0}} \right) + 2 \exp \left(-Dsub \frac{Leff}{l_{t0}} \right) \right] \left[Etao + Etab \right] V ds$$

Burada görülmektedir ki eşik gerilimi, V_{TH} , temelde aynı prosesde üretilmiş bir transistörün kanal boyuna, kanal genişliğine, gövde, savak ve kaynak gerilimlerine bağlıdır. Oysa uzun kanal transistörler için bu formül eşitlik (4.2)'deki gibi kısaltılabilir.

$$V_{TH} \cong V_{TH0} + k_1 \left(\sqrt{\phi - V_{BSeff}} - \sqrt{\phi} \right) - k_2 V_{BSeff}$$

$$\tag{4.2}$$

Bu bölümde TSMC 0.18 μ m, 0.25 μ m ve 0.40 μ m teknolojilerinde üretilmiş herhangi bir transistörün eşik geriliminin eşitlik (4.2)'ye gerek kalmaksızın YSA ile belirlenebilmesi amaçlanmıştır. CADENCE'da yapılan DC simülasyonlarda V_{DS}, V_{BS} ve W değerleri belirli aralıklarla taranarak değişen V_{TH} değerleri görülmüştür ve bu değerlerle bir veri tabanı oluşturulmuştur. Toplamda veri tabanında 2574 tane NMOS için, 2574 tane PMOS için V_{TH} değeri bulunmaktadır.

4.3.1 MOS Transistörün Eşik Geriliminin BSIM Parametrelerinden Bağımsız Yapay Sinir Ağları ile Modellenmesi

Bölüm 4.3'de anlatıldığı şekilde, elde edilen veri tabanı iki ayrı amaca yönelik olarak modellenmiştir.

- Genel modelleme
- Bilinmeyen teknolojiye ait modelleme

Birinci kısımda eğitme ve test verileri tüm veri tabanından rastgele olacak şekilde seçilmiştir. NMOS ve PMOS için ayrı ayrı 2474'er tane eğitim verisi, 100'er tane test verisi seçilmiştir. İkinci kısımda eğitme verileri, 0.18μ m ve 0.25μ m teknolojileri SPICE model parametreleri kullanılarak yapılan simülasyonlarla elde edilen V_{TH} değerlerini, test verileri ise sadece 0.40μ m teknolojisi SPICE model parametreleri kullanılarak yapılan simülasyonlarla elde edilen V_{TH} değerlerini içermektedir. Özetle, NMOS ve PMOS transistörlerin herbiri için 2574'er verinin 1716 tanesi eğitim, 858 tanesi test olarak seçilmiştir. Bu durumda, test sonucunda, yapay sinir ağından hiç bilmediği bir üretim teknolojisine karşılık gelen eşik gerilim değerlerini çıkış olarak verebilmesi beklenmektedir.

Eşitlik (4.1)'den de görüldüğü üzere her hangi bir proses için W, V_{DS} , V_{BS} parametrelerinin üçüne birden bağlı değişimi denklemden çözebilmek oldukça karmaşık bir işlemdir. Bu tür karmaşık problemlerde yapay sinir ağının kullanımı hız ve kolaylık kazandırmaktadır. Eğitim veri tabanı ÇKA, RTFA ve GRSA yapılarına uygulanmış ve bu sinir ağı yapıları test veri tabanı ile test edilmiştir. Çizelge 4.5 ve Çizelge 4.6'da her iki sınıflama için kullanılan üç farklı yapay sinir ağının eğitim ve test başarı yüzdeleri verilmiştir.

	ÇK	KA	RT	FA	GR	SA
	NMOS	PMOS	NMOS	PMOS	NMOS	PMOS
Eğitim Başarı	%99.6	%98.4	%78	%70	%67	%65
Test Başarı	%99	%98	%73	%66	%61	%60

Çizelge 4.5 Eşik gerilimi kestiriminde genel sınıflama için YSA başarıları

Çizelge 4.6 Eşik gerilimi kestiriminde bilinmeyen teknolojiye göre sınıflama için YSA başarıları

	ÇK	KA (RT	FA	GR	SA
	NMOS	PMOS	NMOS	PMOS	NMOS	PMOS
Eğitim Başarı	%100	%95.6	%98.3	%95	%72	%70
Test Başarı	%92	%89	%77	%75	%46	%40

Bilinmeyen teknolojiye göre sınıflama yaparken ilk çalışmalar iyi sonuç vermemiştir, bu yüzden veri tabanının girişleri [-1,1] arasında normalizasyona ve daha sonra çıkışları denormalizasyona tabi tutulmuştur. Normalizasyon işlemi MATLAB Neural Network Toolbox'daki aşağıdaki komut ile gerçekleştirilmiştir. Normalizasyon için;

"[PN,minp,maxp] = premnmx(P)" komutu,

"pn = 2*(p-minp)/(maxp-minp) – 1" algoritması ile;

denormalizasyon için

"[p] = postmnmx(PN,minp,maxp)" komutu,

"p = 0.5(pn+1)*(maxp-minp) + minp" algoritması ile çalışmaktadır.

Çizelge 4.5 ve Çizelge 4.6'daki sonuçlar normalizasyondan sonra eğitilen YSA sonuçlarının denormalizasyon işlemleri sonucunda elde edilen çıkışlarının başarı oranlarıdır.

4.4 Akım Aynası Yapıları için Veritabanının Oluşturulması

CADENCE simülasyon programı ile Şekil 2.1, 2.2, 2.3 ve 2.4'deki akım aynası devrelerinin beş ayrı teknoloji için DC simülasyonları yapılmıştır. Bunlar; AMIS 1.5 μ m, AMIS 0.5 μ m, TSMC 0.35 μ m, TSMC 0.25 μ m ve TSMC 0.18 μ m teknolojileridir. Bu simülasyonlarda her bir transistörün W/L oranları taranarak I_{out}/ I_{in} oranları ve giriş çalışma aralıkları belirlenmiştir.

Şekil 4.3 ve 4.4'de basit akım aynasının sırasıyla TSMC 0.18µm ve AMIS 1.5µm teknolojileri için; benzer şekilde Şekil 4.5 ve 4.6'da kaskod akım aynası için, Şekil 4.7 ve 4.8'de Wilson akım aynası için ve Şekil 4.9 ve 4.10'de iyileştirilmiş akım aynası için simülasyon sonuçları verilmektedir.



Şekil 4.3 Basit akım aynasında (0.18µm) kanal genişliği taraması yapılarak elde edilen Iref-Iout grafiği



Şekil 4.4 Basit akım aynasında (1.5µm) kanal genişliği taraması yapılarak elde edilen Iref -Iout grafiği



Şekil 4.5 Kaskod akım aynasında (0.18µm) kanal genişliği taraması yapılarak elde edilen Iref -Iout grafiği



Şekil 4.6 Kaskod akım aynasında (1.5µm) kanal genişliği taraması yapılarak elde edilen Iref -Iout grafiği



Şekil4.7 Wilson akım aynasında (0.18µm) kanal genişliği taraması yapılarak elde edilen Iref-Iout grafiği



Şekil 4.8 Wilson akım aynasında (1.5µm) kanal genişliği taraması yapılarak elde edilen Iref -Iout grafiği



Şekil 4.9 İyileştirilmiş akım aynasında (0.18µm) kanal genişliği taraması yapılarak elde edilen Iref -Iout grafiği



Şekil 4.10 Iyileştirilmiş akım aynasında (1.5µm) kanal genişliği taraması yapılarak elde edilen Iref -Iout grafiği

AMIS teknolojileri için (AMIS 1.5µm, AMIS 0.5µm) besleme gerilimi ve sürebileceği maksimum gerilim 5V, TSMC 0.35µm için 3.3V, TSMC 0.25µm için 2.5 V ve TSMC 0.18µm için 1.8V olarak seçilmiştir. Aynalama oranları, transistörlerin W/L oranları ve çıkışta

sürülebilecek gerilimin taranması ile 32548 tane simülasyon yapılmış ve her simülasyona ait giriş çıkışlar bir veri tabanında toplanmıştır. Bu simülasyonların 4620 tanesi basit akım aynası, 10632 tanesi kaskod akım aynası, 8480 tanesi Wilson akım aynası ve 9086 tanesi iyileştirilmiş akım aynası için yapılmıştır.

4.4.1 Yapay Sinir Ağları ile Akım Aynası Modelleme

Akım aynası (A.A) yapıları için elde edilen 32548 simülasyon sonucu ile yapay sinir ağına uygulanacak akım aynası veri tabanı oluşturulmuştur. Bu veri tabanından birkaç örnek Çizelge 4.7'de verilmiştir. Burada herhangi bir transistörün sıfır değerini alması o yapıda bu transistörün bulunmadığı anlamına gelmektedir.

A.A	A.A	Min L	Iref	Iout	Vs	W1	W2	W3	W4
Kodu1	Kodu2	(µm)	(µA)	(µA)	(V)	(µm)	(µm)	(µm)	(µm)
0.1	0.1	0.25	100	105.3325	2	0.5	0	0.5	0
0.1	0.1	0.25	250	247.1524	1.25	1.25	0	1.25	0
0.1	0.1	0.4	350	697.3902	3.3	0.7	0	1.4	0
0.1	0.1	0.4	250	509.3744	1.32	3.5	0	7	0
0.1	0.9	0.6	300	280.9	2.5	1.8	1.8	1.8	1.8
0.1	0.9	0.6	100	97.35	2	1.8	1.8	1.8	1.8
0.9	0.9	1.6	300	593.4	3	0	16	32	32
0.1	0.9	0.4	100	190.7	1.2	2	2	4	4
0.1	0.9	0.4	100	291.3	3.3	2	2	6	6
0.9	0.1	1.6	200	615.5	2	0	10	30	30

Çizelge 4.7 Yapay sinir ağına uygulanan akım aynası veri tabanından birkaç örnek

Kullanılacak akım aynası türünü belirlemek için dört adet akım aynası ikili kodlanmıştır. Ancak YSA nöronlarındaki sigmoid fonksiyonlarına uyumluluk sağlaması amacıyla bu kodlamada $0\rightarrow0.1$, $1\rightarrow0.9$ olarak belirlenmiştir. Buna göre; [0.1 0.1] kodu basit akım aynasını, [0.1 0.9] kodu kaskod akım aynasını, [0.9 0.1] kodu Wilson akım aynasını ve [0.9 0.9] kodu da iyileştirilmiş akım aynasını göstermektedir. Minimum kanal boyu (L) değeri, bir anlamda kullanılan teknolojiyi de belirlemektedir. Yukarıda örnekleri verilen veri kümesinde görüldüğü üzere TSMC 0.18µm teknolojisine ait bir sonuç bulunmamaktadır. Çünkü amaç, YSA'nın hiç bilmediği bir teknolojiye ait sonuçları verebilmesidir. Tasarımcı, daha önceki teknolojilerle yapılmış simülasyon sonuçları ile YSA'yı eğittikten sonra yeni kullanacağı teknolojinin minimum kanal boyu uzunluğunu ve devreden istenen çıkış değerlerini YSA'ya verdiğinde devrenin transistör geometrileri YSA'nın çıkışı olarak elde edilebilmektedir.

Bu çalışmada 1245 tane test verisi kullanılmıştır. Bu veriler tamamen 0.18µm teknolojisine ait simülasyon sonuçlarını içermektedir. Tasarımcının YSA'ya uygulaması gereken tek bilgi hangi akım aynası tipini kullanacağı, hangi teknolojide çalışacağı, çıkışta süreceği gerilim, giriş ve çıkış akımlarının değerleridir. Tasarımda kullanacağı transistörlerin boyutları YSA çıkışı olarak elde edilmektedir. Ancak YSA çıkışında verilen transistör boyutları her zaman optimum sonucu vermemektedir. Yani transistörlerin geometrileri istenen oranı vermekte ancak minimum kanal genişliğinde olamamaktadır. Zaten bu tezde de YSA çıkışlarının tasarımcı için en azından bir başlangıç noktası olabileceği önerilmiştir.



Şekil 4.11 Akım aynası devreleri için YSA yapısı

1245 test verisinde 87 örnek için YSA yanlış sonuç vermiştir, diğerleri için verdiği sonuçlar ise tamamıyla istenen çıkış akımını sağlayabilen W/L değerleridir. Yani YSA'nın hiç bilmediği 0.18µm teknolojisi için akım aynasını modelleyebilme başarısı (1245-87)/1245 \approx %94'tür. YSA eğitiminde 3.Bölüm'de açıklanan Genelleştirilmiş Regresyonlu Sinir Ağları yapısı, MATLAB 7.0 programı içerisindeki Neural Network Toolbox kullanılarak gerçeklenmiştir. Ağ yapısında yayılma parametresi 0.8 olarak seçilmiştir. Şekil 4.11'de akım aynası devrelerinin transistör boyutlarının belirlenmesinde kullanılan YSA giriş ve çıkışları görülmektedir. Çizelge 4.8'de YSA'ya uygulanan test verilerinden birkaç örnek ve YSA'nın verdiği W/L bilgileriyle yapılan test simülasyon sonuçları verilmiştir.

					~ 1						
Test	A.A	A.A	MinL	Iref	Çıkış	Iout	Iout	W1	W2	W3	W4
veri	Kodu1	Kodu2	(µm)	(µA)	Gerilimi	(μΑ)	(µA)	(µm)	(µm)	(µm)	(µm)
No					(V)	(CADENCE)	(ŸSÁ)				
1	0.1	0.1	0.18	50	1	50	50.19	0.18	0	0.18	0
2	0.1	0.1	0.18	100	1.25	100	103.5	0.18	0	0.18	0
3	0.1	0.1	0.18	250	1	250	238.28	0.36	0	0.36	0
4	0.1	0.1	0.18	500	2	500	495.19	0.54	0	0.54	0
5	0.1	0.1	0.18	500	1.75	1000	1066.4	0.9	0	1.8	0
6	0.1	0.1	0.18	50	1.5	100	96.10	0.36	0	0.72	0
7	0.1	0.1	0.18	1000	2.5	1000	1000	0.18	0	0.18	0

Çizelge 4.8 YSA'ya uygulanan test verilerinden birkaç örnek ve YSA'nın verdiği W/L bilgileriyle yapılan test simülasyon sonuçları

Şekil 4.12, 4.13 ve 4.14'de sırasıyla birinci, ikinci ve beşinci test örnekleri için YSA'nın verdiği kanal genişliği değerleri kullanılarak CADENCE'da yapılan simülasyon sonuçları verilmiştir.



Şekil 4.12 Birinci test verisi için YSA çıkışında verilen W/L sonucuna göre DC simülasyon



Şekil 4.13 İkinci test verisi için YSA çıkışında verilen W/L sonucuna göre DC simülasyon



Şekil 4.14 Beşinci test verisi için YSA çıkışında verilen W/L sonucuna göre DC simülasyon

4.5 Farksal Kuvvetlendirici Veritabanının Oluşturulması

CADENCE simülasyon programı ile Şekil 2.5'deki farksal kuvvetlendirici devresinin beş ayrı teknoloji için DC ve AC simülasyonları yapılmıştır. Bu teknolojiler; AMIS 1.5 μ m, AMIS 0.5 μ m, TSMC 0.35 μ m, TSMC 0.25 μ m ve TSMC 0.18 μ m teknolojileridir. AC simülasyonlarda her bir transistörün kanal genişlikleri (W) taranarak Bölüm 2'de açıklanan Av, ω_{-3dB} , V_{IC}(max), V_{IC}(min), SR ve P_{diss} tasarım kriterleri belirlenmiştir. Gerilim kazancı dB olarak hesaplanmış ve YSA'da da öyle modellenmiştir.

4.5.1 Yapay Sinir Ağları ile Farksal Kuvvetlendirici Modellemesi

Farksal Kuvvetlendirici yapısı bir de CADENCE Analog Environment üzerinde bulunan "Optimizer" ara yazılımı ile sentezlenmiştir. Bu ara yazılıma, istenen hedef kazanç değeri, kabul edilebilecek minimum ve maksimum kanal genişlikleri ve % olarak ne kadar hatanın tolere edilebileceği girildiğinde belirli iterasyonlarla transistörlerin uygun W değerleri bulunmaktadır.

Şekil 4.15'de CADENCE Optimizasyon aracının sonuçları verilmektedir. Burada farksal kuvvetlendiricinin kazancının 40 dB olması için, W_{N0} ve W_{N1} taranarak optimizasyon aracına iterasyon yaptırılmıştır. Şeklin sol tarafındaki grafikte x ekseni yapılan toplam iterasyon sayısını ('3'); y ekseni ise bu iterasyonlar sonucunda bulunan W değerlerini göstermektedir. Şeklin sağ tarafında ise Optimizer'ın elde ettiği W değerleri ile yapılan simülasyon sonucu görülmektedir. Burada optimizasyon aracı, 40dB istenen hedef değeri için 36 dB çıkış üretebilmiştir. Yapıda kullanılması gereken W_{N0} ve W_{N1} değerlerini ise 24µm olarak belirlemiştir.



Şekil 4.15 CADENCE optimizasyon arayüzü simülasyon sonucu

Şekil 4.16'da optimizasyon arayüzünün verdiği kanal genişliği (W) değerleri ile yapılan gerçek simülasyon sonucu gösterilmektedir. Optimizer istenen sonuca yaklaşabilmiş ancak tam olarak ulaşamamıştır.



Şekil 4.16 CADENCE optimizasyon arayüzünün verdiği W_{N0} ve W_{N1} değerleri ile farksal kuvvetlendirici AC simülasyonu

Yapay sinir ağlarıyla farksal kuvvetlendiricinin modellenebilmesi için 100 adet simülasyon yapılmıştır. Bunların 80 tanesi eğitim için 20 tanesi ise test verisi için kullanılmıştır. Akım aynalarında olduğu gibi eğitim seti TSMC 0.18µm simülasyon sonuçlarını içermemektedir. YSA'ya giriş için farksal kuvvetlendiricinin kazancı, band genişliği, yükselme eğimi, güç harcaması, ICMR (max, min) giriş gerilim aralığı ve hangi teknolojide tasarımının yapılacağı bilgisi verilmiştir. YSA çıkışında ise transistörlerin kanal genişlikleri istenmiştir. Veri kümesi hazırlanırken CADENCE'da transistörlerin ayrı ayrı W taraması yapılarak Şekil 4.17'deki gibi kazanç band genişliği değişimi gözlenmiş ve tüm transistörler için kanal boyu taraması yapılarak veri kümesi elde edilmiştir. Çizelge 4.9'da bu veri kümesine ait birkaç örnek gösterilmektedir.



Şekil 4.17 Kanal boyu taraması yapılarak elde edilen kazanç band genişliği değişimi

,	U					,					
Min L	N0	N1	P0	P1	N2	Av	BG	ICMR	ICMR	SR	Güç
(µm)	(µm)	(µm)	(µm)	(µm)	(µm)	(dB)	(MHz)	(max,V)	(min,V)	(V/u)	(uW)
0.4	40	40	4	12	4	26,95	100,6	3,085	4	11,6	580
0.4	40	40	4	12	8	25,1	154,6	2,027	3,7	25,3	1265
0.4	40	40	4	12	12	9,36	601	1,714	3	35,8	1790
0.4	4	4	4	12	4	15,77	168	3,4	4,4	6,31	315,5
0.4	8	8	4	12	4	19,5	163	3,26	4,26	8,72	436
0.4	12	12	4	12	4	21,5	155	3,18	4,175	9,71	485,5

Çizelge 4.9 Farksal kuvvetlendirici için elde edilen veri kümesine ait örnekler

Farksal kuvvetlendirici için YSA yapısı olarak ÇKA ve eğitme algoritması olarak da geriye yayılım algoritması kullanan Levenberg-Marquardt (trainlm) algoritması kullanılmıştır. Kullanılan ÇKA ağında 10 adet saklı katman nöronu ve 5 adet çıkış nöronu bulunmktadır. Saklı katman nöronlarında tanjant sigmoid, çıkış nöronlarında ise lineer aktivasyon fonksiyonları kullanılmıştır. Öğrenme oranı 0.6, momentum katsayısı 0.8 ve iterasyon sayısı 1500'dür. Farksal kuvvetlendirici devresinde, istenen çıkışları sağlayan transistör boyutlarını veren YSA yapısının giriş ve çıkışları Şekil 4.18'de verilmiştir.



Şekil 4.18 Farksal kuvvetlendirici devresi için YSA yapısı

YSA, devrenin çıkış değişkenleri için istenen değerleri sağlayabilen transistör geometrilerinin oldukça iyi derecede kestirimini yapabilmiştir. Uygulanan 20 test verisi üzerinden sadece 2 tanesi hatalı olarak sonuç vermiş, geri kalanları %10 toleransla istenen W değerlerine ulaşabilmiştir.

4.6 İşlemsel Kuvvetlendirici Devresi Veritabanının Oluşturulması

Şekil 2.7'deki CMOS Işlemsel kuvvetlendirici devresinin dört farklı teknoloji, herbir transistörün değişik kanal boyu ve değişik kanal genişliği değerleri için CADENCE Analog Environment ile simülasyonları yapılmıştır. Toplamda 4895 simülasyon yapılmış ve 445 adet örnek içeren bir veri kümesi oluşturulmuştur. Veri kümesini oluşturan her bir örnek 27 özellik içermektedir. Bunlardan ilk 11 özellik işlemsel kuvvetlendiricinin çıkış kriterlerini, son 16 özellik ise kullanılan 8 transistörün W ve L değerlerini içermektedir. Çizelge 4.10 ve 4.11'de bu özellikler gösterilmektedir.

Çizelge 4.10 Işlemsel kuvvetlendiricinin çıkış kriterlerini gösteren ve YSA için giriş olarak verilen 11 özellik

Vos	AV	BW	CMRR	PSRR	ICMR	SR	PDISS	TEK	VDD	VSS

Çizelge 4.11 YSA için çıkış değerlerini gösteren 16 özellik

W	L	W	L	W	L	W	L	W	L	W	L	W	L	W	L
(N0)	(N0)	(N1)	(N1)	(N2)	(N2)	(N3)	(N3)	(N4)	(N4)	(P0)	(P0)	(P1)	(P1)	(P2)	(P2)

4.6.1 Ortak Mod Giriş Aralığı Oranı

Şekil 4.19'da CMOS işlemsel kuvvetlendiricinin ortak mod giriş aralığı oranı (CMRR) değerinin ölçülebilmesi için gerekli olan devre yapısı verilmiştir.



Şekil 4.19 CMRR ölçümü için işlemsel kuvvetlendirici devresi

İşlemsel kuvvetlendiricinin giriş katındaki farksal yapı, CMRR yüksek olduğu müddetçe her iki giriş üzerinde görülebilecek olan gürültünün azalması yönünde etki eder. CMRR değeri ortak mod gerilim kazancına karşılık, farksal mod gerilim kazancının ne kadar büyük olabileceğinin bir ölçüsüdür. Pratikte, farksal yapıdaki eşleştirme tam anlamıyla uygun yapılamadığından ortak mod işaretinde bazı gürültüler meydana gelir ve bu gürültüler de kuvvetlendirici üzerinden çıkış düğümüne, en son da çıkış işaretine aktarılır.

4.6.2 Giriş İşaret Değişim Aralığı

Çıkış işaretinin, hangi giriş işareti aralığında doğru alınabildiğinin değeridir. Şekil 4.20'de giriş işaret değişim aralığı (ICMR) değerinin simülasyonla ölçülebilmesi için kurulması gereken devre düzeni ve örnek ölçüm sonucu gösterilmektedir.



Şekil 4.20 ICMR değerinin simülasyonla ölçülebilmesi için kurulması gereken devre düzeni ve örnek ölçüm sonucu

4.6.3 Açık Çevrim Kazancı ve Band Genişliği

İdeal bir işlemsel kuvvetlendiricide gerilim kazancı sonsuz, giriş direnci sonsuz, çıkış direnci sıfır, band genişliği sonsuzdur. Pratikte de bu özelliklere yaklaşılmaya çalışılır. İki katlı bir işlemsel kuvvetlendirici devresinin açık çevrim kazancı her iki katın kazançlarının çarpımı ile hesaplanır. İşlemsel kuvvetlendiricinin kazanç-band genişliği değeri ise kazancın olmadığı yani kazancın 0dB değerine düştüğü frekans değeridir.

4.6.4 Güç Kaynağı Bastırma Oranı

Güç kaynağı bastırma oranı (PSRR), güç kaynağı-çıkış gerilim kazancı ilişkisine karşılık farksal gerilim kazancının ne kadar büyük olduğunun ölçümüdür. PSRR değeri oldukça büyük ise aynı yonga üzerinde hem analog devreler hem de sayısal devreler varken meydana gelebilecek güç kaynağındaki gürültü, çıkışta kendisini göstermez.

Kompanzasyon kapasitesi Cc, frekans arttıkça kısa devre gibi davranmaya başlayacaktır. Bu yüzden de güç kaynağı gürültüsü çıkış düğümüne bağlanmış olacaktır ve frekans arttıkça PSRR değeri azalmaya başlayacaktır. Şekil 4.21'de PSRR ölçümü için gerekli işlemsel kuvvetlendirici devre yapısı verilmektedir.



Şekil 4.21 PSRR ölçümü için işlemsel kuvvetlendirici devresi

4.6.5 Yükselme Eğimi

Yükselme eğimi, aynı zamanda kapasitif yüklenme değerini göstermektedir. Çıkışa bağlanan yük kapasitesinin dolma ve boşalma hızını belirtir. Yükselme eğimi (SR) ölçümü için işlemsel kuvvetlendiricinin girişine kare dalga işareti uygulanır.

4.6.6 Transistör Kanal Boyu Değişimine Göre Simülasyonlar

Birden fazla teknoloji ile simülasyonlar yapılması nedeni ile çok sayıda grafik üzerinden ölçümler yapılmıştır. Ancak tezde fazla yer kaplamaması açısından bazı simülasyonlarda TSMC 0.35µm parametreleri, bazılarında ise TSMC 0.25µm parametreleri kullanılarak elde edilen sonuçlar gösterilmiştir. Sırasıyla Şekil 4.22, 4.23, 4.24, 4.25, 4.26 ve 4.27'de CMRR, ICMR, PSRR, SR, Av, GBW ve Vos'nin (offset gerilimi) farklı kanal boyu ve kanal genişliği değerleri için değişimi verilmektedir.



Şekil 4.22 N0 ve N1 transistörlerinin kanal boyu değişimine bağlı (WN0=WN1=6u) CMRR simülasyonu



Şekil 4.23 N0 ve N1 transistörlerinin kanal genişliği değişimine bağlı (LN0=LN1=2.8u) ICMR simülasyonu



Şekil 4.24 N_0 ve N_1 transistörlerinin kanal genişliği değişimine bağlı ($L_{N0}=L_{N1}=2.8u$) PSRR simülasyonu



Şekil 4.25 N₀ ve N₁ transistörlerinin kanal genişliği değişimine bağlı ($L_{N0}=L_{N1}=2.8u$) SR simülasyonu (1)



Şekil 4.26 N₀ ve N₁ transistörlerinin kanal genişliği değişimine bağlı ($L_{N0}=L_{N1}=2.8u$) kazanç ve kazanç-band genişliği simülasyonu



Şekil 4.27 N₀ ve N₁ transistörlerinin kanal genişliği değişimine bağlı ($L_{N0}=L_{N1}=2.8u$) offset gerilimi simülasyonu

4.7 Yapay Sinir Ağları ile İşlemsel Kuvvetlendirici Transistör Geometrilerinin Belirlenmesi

CADENCE simülasyonları ile elde edilen işlemsel kuvvetlendirici veri tabanında, 104 örnek TSMC 0.35µm, 114 örnek AMIS 1.6µm, 106 örnek AMIS 0.6µm ve 121 örnek TSMC 0.25µm teknolojisinden olmak üzere toplam 445 örnek bulunmaktadır. Veri kümesini oluşturan her bir örnek 27 özellik içermektedir. Bunlardan ilk 11 özellik işlemsel kuvvetlendiricinin çıkış kriterlerini, son 16 özellik ise kullanılan 8 transistörün W ve L değerlerini içermektedir.

Veri tabanı YSA'ya uygulanırken ilk 11 özellik YSA'nın girişi, son 16 özellik ise YSA'nın çıkışı olacak şekilde belirlenmiştir. Yani kullanıcı YSA'ya tasarlamak istediği işlemsel kuvvetlendiricinin çıkış kriterlerini sunacak, elde ettiği ağ çıkışları da kullanıcıya işlemsel kuvvetlendirici devre topolojisindeki transistörlerin kanal boyu ve kanal genişliği değerlerini verecektir.

YSA yapısı olarak GRSA (Genelleştirilmiş Regresyonlu Sinir Ağları) kullanılmış ve yayılma parametresi olarak 2.1 değeri seçilmiştir. İşlemsel kuvvetlendirici devresinde, istenen çıkışları sağlayan transistör boyutlarını veren YSA yapısının giriş ve çıkışları Şekil 4.28'de verilmiştir.



Şekil 4.28 İşlemsel kuvvetlendirici devresi için YSA yapısı

Tüm veritabanı eğitildikten sonra, test aşaması için kullanıcıya da kolaylık sağlayacak bir arayüz programı yazılmıştır. Bu programda, kullanıcıya çıkış kriterlerini hangi aralıklarda istediği seçimlik olarak sorulmakta ve test verisi buna göre belirlenmektedir. Test verisi belirlendikten sonra daha önceden eğitilen YSA ile simüle edilmektedir. YSA çıkışı kullanıcının istediği kriterleri sağlayan kanal genişliği ve kanal boyu (W ve L) değerlerini sunmaktadır. Test verisi olarak kullanıcı isterse eğitim setinde yer alan dört teknolojiden biri olan teknolojide bir tasarım, isterse de yeni bir teknoloji olan 0.18µm teknolojisi için bir tasarım seçebilmektedir. Şekil 4.29'da YSA'ya uygulanacak test girişinin belirlenmesinde kullanıcıya kolaylık sağlayan menüler gösterilmektedir. Bu menüler sayesinde kullanıcı, öncelikle tasarımını yapmak istediği işlemsel kuvvetlendiriciyi hangi teknolojide tasarlamak istivorsa onu secer. Daha sonra islemsel kuvvetlendiricinin cıkıs kriterlerinin de aralıklarını belirleyerek YSA simülasyonunu test işlemine tabi tutar. Daha önceden oluşturulan veri kümesi ile eğitilmiş YSA, istenen çıkış kriterlerini sağlayan devredeki tüm transistörlerin kanal boyu ve kanal genişliği değerlerini çok kısa zamanda kullanıcıya sunar. Şekil 4.30'da YSA test sonucundaki transistör boyutları verilmektedir.

Burada YSA çıkışında verilen transistör büyüklükleri her zaman optimum, yani istenen çıkışı sağlayan minimum büyüklükleri vermemektedir. Ancak tezin amaçları arasında optimum sonuç elde etmek yerine, yeni teknolojiler için istenen çıkışı vermek üzere transistör büyüklüklerinin belirlenmesi bulunmaktadır. Yani kullanıcı, her teknoloji değişiminde devreyi yeniden tasarlamak yerine YSA ile önceden kestirebileceği transistör boyutlarına ulaşabilmektedir.

mini seciniz

MENU		
kullanilacak	teknolojinin minimum kanal uzunlugunu seçiniz	
0.18u		OFESET gerilimini s
0.25u		
0.4u		U <vos<1umv< td=""></vos<1umv<>
0.6u		10<=Vos<30mV
1.5u		30≺=Vos<50mV



Şekil 4.29 Kullanıcıya MATLAB'da kolaylık sağlayan menüler

Workspace		X 5	🛃 A	irray Editor	- Y_test								7
16 🖬 🖉 🖬 🚳	╆ 🚾 - Stack: 🗉	lase	iù.	X 🗈 🛍	4	• t	Stack:	Base					
Name 🔺	Value	Class		1	2		3	4	5	6	7	8	
H BW	40	double	1	8.78									
H BW temp	3	double	2	1.32									
	60	double	3	8.78									
🕂 CMRR temp	2	double	4	1.32									
	2.2	double	5	0.39									
🕂 ICMR temp	1	double	6	5.2									
H PSRR	70	double	7	0.38									
🕂 PSRR temp	2	double	8	2.7									
🕂 Pdiss	200	double	9	0.4									
🕂 Pdiss_temp	1	double	10	7.7									
🗄 SR	30	double	11	7.3									
🕂 SR_temp	3	double	12	4.86									
🗄 TEK	0.18	double	13	7.3									
Η TEK_temp	1	double	14	4.86									
🛨 VDD	1.8	double	15	3.66									
🗄 VSS	-1.8	double	16	0.73									
H Y_test	<16x1 double>	double	17										
Η Y_train	<16x445 double>	double	18										
Η data	<11x445 double>	double	19										
Η kazanc_temp	3	double											
😰 net	<1x1 network>	network	Com	imand Wind	0W								7
🛨 offset	20	double											
Η offset_temp	2	double	I	20.0000	80.0000	40	.0000	60.0000	70.0000	2.20	00 30.00	000	
🛨 opamp	<445x27 double>	double			+ h h								
Η target_train	<16x445 double>	double		orumhs o	unrougn .	11							
🕂 test	<1x11 double>	double	2	:00.0000	0.1800	1	.8000	-1.8000					
Current Directory Workspace >>													
📣 Start													

Şekil 4.30 Test girişi için YSA çıkışında verilen transistörlerin büyüklükleri

4.8 CMOS İşlemsel Kuvvetlendirici Devresi için YSA'nın Verdiği Test Sonuçları

Bölüm 4.7'de ayrıntıları verilen YSA yapısına 5 adet test örneği uygulanmıştır. TSMC 0.18µm teknolojisinde, istenen çıkışları sağlayabilen devre boyutlarının SPICE model parametreleri bilinmeksizin YSA'nın verdiği transistör boyutları, devre çıkışında istenen ortak kriterler ve hangi örneklerin doğru sonuç verdiği Çizelge 4.12'de gösterilmiştir.

	Av>30dB BW>30M	Av<30dB BW<30M	Av>60dB BW<30M	Av<30dB BW<5M	Av>60dB BW<5M
	DOĞRU	DOĞRU	YANLIŞ	DOĞRU	DOĞRU
W(N0)	8.78u	7.2u	9.12u	24.3u	81.5u
L(N0)	1.32u	2.4u	2.5u	1.26u	1.76u
W(N1)	8.78u	7.2u	9.12u	24.3u	81.5u
L(N1)	1.32u	2.4u	2.5u	1.26u	1.76u
W(N2)	0.39u	2.5u	0.56u	2.22u	3.27u
L(N2)	5.2u	4.3u	2.1u	0.65u	2.27u
W(N3)	0.38u	0.36u	2.25u	1.33u	3.33u
L(N3)	2.7u	2.6u	1.56u	1.65u	1.86u
W(N4)	0.4u	0.36u	4.26u	9.6u	26u
L(N4)	7.7u	7.4u	3u	0.6u	1.96u
W(P0)	7.3u	7u	4.86u	6.46u	31.3u
L(P0)	4.86u	4.8u	4.28u	3.9u	6u
W(P1)	7.3u	7u	4.86u	6.46u	31.3u
L(P1)	4.86u	4.8u	4.28u	3.9u	6u
W(P2)	3.66u	3.6u	5.12u	49u	241u
L(P2)	0.73u	0.72u	1.78u	5u	17u

Çizelge 4.12 CMOS Işlemsel kuvvetlendirici için TSMC 0.18µm test veri kümesine YSA'nın verdiği transistör boyutları

Şekil 4.31, 4.32, 4.33, 4.34 ve 4.35'de birinci test verisine YSA'nın verdiği W ve L değerleri ile yapılan simülasyon sonuçları verilmektedir. Burada kullanıcı 0.18um teknolojisi için, Av>30dB, BW>30MHz, 10mV<Voffset>30mV, PSRR>70dB, SR>20V/usn ve CMRR>50dB girişlerini ağa vermiş ve Şekil 4.30'daki gibi transistör boyutlarını elde etmiştir (Y_test).



Şekil 4.31 TSMC 0.18um birinci test örneği için Kazanç-Band Genişliği Ölçümü



Şekil 4.32 TSMC 0.18um birinci test örneği için CMRR Ölçümü



Şekil 4.33 TSMC 0.18um birinci test örneği için ICMR Ölçümü



Şekil 4.34 TSMC 0.18um birinci test örneği için Offset Gerilimi Ölçümü



Şekil 4.35 TSMC 0.18um birinci test örneği için PSRR Ölçümü

4.9 Temel Sayısal Kapıların Gecikmelerinin Yapay Sinir Ağları ile Modellenmesi

Bu bölümde INV, NAND, NOR ve XOR gibi temel sayısal kapıların farklı teknolojilerde değişen kanal genişliği (W) ve değişen yük kapasitesi (C_L) için, yükselme zamanı (tr), düşme zamanı (tf) ve propagasyon gecikmesi tp= $[(tp_{HL}+tp_{LH})/2]$ gecikmeleri modellenmiştir.

Burada veri tabanını oluşturabilmek için TSMC 0.18µm, TSMC 0.25µm ve AMIS 1.5µm olmak üzere 3 farklı teknolojiden yararlanılmıştır. Yapılan işlemlerin adımları özet olarak şu şekilde sıralanabilir:

Her bir teknoloji parametresi için, transistordaki kanal genişlikleri değerleri sürekli değiştirilerek 110'ar analiz yapılmıştır. Her yeni W-L değer çifti için ayrı ayrı tr, tf ve tp değerleri HSPICE programı ile hesaplanmış ve bir veritabanı oluşturacak şekilde her kapı için bulunan 330 sonuç sıralanmıştır. Bu veritabanı farklı teknolojiler, farklı W-L değerleri ve farklı kapasite değerleri ile ulaşılan farklı gecikme sürelerinden oluşan bir veritabanı sağlamaktadır. Bu veritabanı aynı zamanda yapay sinir ağı ile modellenecek veritabanını oluşturmaktadır. Simülasyon için her bir kapıya belirli kodlar verilmiştir. Bu kodlar; NOR kapısı için [0.1 0.1], XOR için [0.1 0.9], Inverter için [0.9 0.1] ve NAND için [0.9 0.9] şeklindedir.

Özetle bu veritabanı 7 giriş ve 2 çıkıştan oluşmaktadır. Girişler; kapı kodları (2'şer adet), transistor teknolojileri (mikron), yükselme ve düşme zamanları, propagasyon gecikmeleri ve kapasite değerleridir. Kanal boyu (L) değerleri sabit tutulup, kanal genişliği (W) değerleri eşit olarak arttırıldığı için giriş sayısını sınırlamak mümkün olabilmiştir. Bunun yanı sıra bir NMOS transistordaki boyut değişimi devredeki diğer NMOS veya NMOS'lar, bir PMOS transistordaki boyut değişimi devredeki diğer PMOS veya PMOS'lar için de geçerlidir. YSA çıkışları NMOS kanal genişliği parametreleri ve PMOS kanal genişliği değerleridir.

1270 adet örnek içeren veritabanındaki 7 giriş sırasıyla kapı kodları (ilk 2 sütun), transistor teknolojileri (3. sütun), tr (4. sütun), tf (5. sütun) ve tp (6. sütun) gecikmeleri ile kapasite değerleridir (7. sütun). Çıkışlar ise transistorların Wn (8. sütun) ve Wp (9. sütun) kanal genişliği parametreleridir. Bu veritabanı, ÇKA ve GRSA ile modellenmiştir. ÇKA ağında "trainlm" algoritması kullanılarak elde edilen eğitme grafiği Şekil 4.36'da görüldüğü gibidir.


Şekil 4.36 ÇKA ağına ait eğitme grafiği.

ÇKA ağının performansını ölçebilmek için test sonuçlarının incelenmesi yeterlidir. Test sonuçlarında çıkışlar yaklaşık değerler şeklinde karşımıza çıkar. Bu çıkışların veritabanındaki çıkışlar ile yaklaşıklıkları karşılaştırılarak, ağın başarı yüzdesi ölçülebilir. Test veritabanında dört kapının her birine kapıya ait 30 çift ölçüm sonucu olmak üzere toplam 120 çift çıkış söz konusudur. Bu 120 çıkış, algoritma sonucu elde edilen yaklaşık test sonuçları ile karşılaştırıldığında ÇKA ağının başarı yüzdesi 91/120 = 0.758333, yaklaşık %76 olarak hesaplanmaktadır. (Sonuçlarda çıkışların 91 tanesi doğruya yakın, 29 tanesi çok uzak değerli çıkmıştır.)

Aynı işlem tekrarlandığında GRSA'nın başarı yüzdesi ise 77/120 = 0.641666, yaklaşık %64 olarak hesaplanmaktadır. (Sonuçlarda çıkışların 77 tanesi doğruya yakın, 43 tanesi çok uzak değerli çıkmıştır.)

Bu test performans sonuçları, ölçümlerin tamamı (1270 çıkış) için yaklaşık performans sonuçları olarak kabul edilebilir. Eğitimi yapılan diğer algoritmalar (trainoss, traingd, trainrb, trainbr, rbf, pnn) ise ÇKA ve GRSA algoritmalarına kıyasla nispeten daha zayıf performans göstermişlerdir.

Böylelikle NOR, XOR, Inverter ve NAND CMOS eşdeğer devrelerine ait gecikme veritabanı yapay sinir ağına uygulanabilecek şekilde yazılmış, devre modellemesi yapılmış ve algoritmaların performansları ölçülmüştür. Bu ağlar artık, istenilen herhangi bir rastgele girdi (kapı kodu, transistor teknolojisi, tr, tf, tp, kapasite değeri) için yaklaşık çıkışları, yani Wn ve Wp değerlerini tek defada verecektir. En iyi performans için hangi algoritmaların tercih edileceğini ise yukarıda anlatılan test yöntemine dayanarak kararlaştırmak olasıdır. Daha iyi performanslar elde edebilmek için veritabanındaki girdi ve çıktı değerlerini ölçeklemek önerilebilir.

Burada standart sayısal hücre kütüphanesinde bulunan en temel kapılara ait elektronik devreler, farklı yapay sinir ağı algoritmaları kullanılarak modellenmiştir. Bu ağlar, gerçekleştirilmek istenen işlem sonuçlarını bir defa öğrendikten sonra kullanıcıya aktarabilmektedirler. Bu çalışmada, NOR, XOR, Inverter ve NAND kapılarına eşdeğer CMOS devrelerinin transistor boyu ve gecikme süreleri ile ilgili bir veritabanı oluşturulmuş ve bu bilgi farklı yapay sinir ağlarına öğretilmiştir. Bu noktadan sonra ağa rastgele girdiler ve hatta belleğinde var olmayan girdiler verildiğinde, ağ bu girdilere karşı düşen çıktıları hafizasındaki veritabanından da faydalanarak doğruya en yakın biçimde verecektir.

Devre için hangi yapay sinir ağı algoritmasının daha uygun olduğunu seçebilmek için denenen algoritmaların test performanslarına bakılmıştır. Bu örnek için ÇKA (trainlm) tipi yapay sinir ağı kullanmak daha tercih edilebilir bir durumdur. Çünkü bu ağda başarı oranı yaklaşık olarak %76 olarak hesap edilmiştir. Benzer şekilde başka tip elektronik devreler ve ölçüm sonuçları için başka başka algoritmalar kullanmak ve en verimlisini seçmek mümkündür. Önemli olan en iyi performansın hangi ağ tipi ile sağlandığını deneyerek görmektir.

Yapay sinir ağları ile devre modelleme bu şekildeki nispeten basit ve temel elektronik devreler için gerçeklenebildiği gibi, daha karmaşık elektronik devreler için de tercih edilebilir. Böylece elektronik devrelerle ilgili pek çok problem ve ölçüm, hem daha kısa zamanda, hem de doğruya yakın biçimde çözülmüş olur.

Yapay sinir ağları kendilerine öğretilen veri örneklerini birbirleri ile ilişkilendirerek bir öğrenme sistemi geliştirirler. Daha sonraki bir zamanda hafizalarında olmayan, yani eğitim sırasında aktarılmamış örnek durumlar için de öğrenmiş olduklarından yararlanarak yaklaşık sonuçlar üretebilir ve bu şekilde öğrenmeyi sürdürebilirler. Ağın herhangi bir katmanında ortaya çıkan bir sorun tüm çalışmayı doğrudan etkilemez, tüm ağ parçaları birbirine bağlı ancak paralel bir biçimde iş görürler. Bu da ağların zaman ve verim kaybını azaltıcı bir faktördür.

5. YAPAY SİNİR AĞLARI İLE MOS ÜRETİM FİRMALARININ SPICE MODEL PARAMETRELERİNDEN BAĞIMSIZ İŞLEMSEL KUVVETLENDİRİCİ TASARIMI

Tezin bu kısmında, Şekil 2.7'de verilen CMOS işlemsel kuvvetlendirici devresinin, aynı teknoloji büyüklüğünde ancak farklı üretim parametreleri ile tasarımında istenen çıkış değerlerini veren transistör büyüklüklerinin YSA ile belirlenebilmesi hedeflenmiştir. Bu amaçla bahsedilen işlemsel kuvvetlendirici devresi AMIS 0.35µm, IBM 0.35µm ve TSMC 0.35µm üretim SPICE model parametreleri kullanılarak tasarlanmıştır. Daha önceki bölümlerde açıklandığı gibi YSA için veritabanı oluşturmak üzere işlemsel kuvvetlendirici devresindeki transistör boyutları değiştirilerek devrenin farklı çıkış kombinasyonları vermesi sağlanmıştır. Bu amaçla 1764 simülasyon yapılmış ve toplamda 294 örnek içeren bir veritabanı oluşturulmuştur. Veritabanında ilk 16 özellik devredeki transistörlerin boyutlarını bildirirken, son 8 özellik ise devre çıkış kriterlerini belirtmektedir. Bu kriterler offset gerilimi, kazanç, kazanç-bandgenişliği, CMRR, PSRR, faz açısı, SR ve devredeki toplam harcanan güç değerini belirtmektedir. Bu özelliklerden devre çıkış kriterleri YSA'ya giriş olarak uygulanmış ve YSA çıkışında da transistör boyutları elde edilmiştir. (Çizelge 5.1 ve 5.2)

Çizelge 5.1 İşlemsel kuvvetlendiricinin çıkış kriterlerini gösteren ve YSA için giriş olarak verilen 8 özellik

Vos	AV	GBW	CMRR	PSRR	Faz	SR	PDISS

Çizelge 5.2 YSA için çıkış değerlerini gösteren 16 özellik

W	L	W	L	W	L	W	L	W	L	W	L	W	L	W	L
(N0)	(N0)	(N1)	(N1)	(N2)	(N2)	(N3)	(N3)	(N4)	(N4)	(P0)	(P0)	(P1)	(P1)	(P2)	(P2)

Burada amaç, AMIS ve IBM üretim SPICE model parametreleri kullanılarak yapılan devre simülasyonları ile elde edilen veritabanı kullanılarak YSA'yı eğitmek ve daha sonra TSMC üretimi için istenen çıkış kriterlerini veren transistör boyutlarını YSA ile elde edebilmektir. Bunun için herbir üretim şirketine ikili sistemde kodlar vererek YSA'ya tanıtılmıştır. AMIS [0 0]; IBM [1 1]; ve TSMC [0 1] ile ifade edilmiştir. YSA'nın kullandığı sigmoidal fonksiyonların sınırlandırılabilmesi ile ilşkili olarak da bu kodlar [0 0] \rightarrow [0.1 0.1], [1 1] \rightarrow [0.9 0.9], [0 1] \rightarrow [0.1 0.9] olarak değiştirilmiştir. Böylece YSA için giriş değeri taşıyan özellik sayısı Çizelge 5.1 ve ikili kodların toplamı olmak üzere 10 özelliğe çıkarılmıştır. Şekil 5.1'de bahsedilen farklı üretim firmalarının model parametrelerine göre işlemsel kuvvetlendirici devresi modellemesi için kullanılan YSA yapısı verilmiştir.



Şekil 5.1 Farklı üretim firmalarının model parametrelerine göre işlemsel kuvvetlendirici devresi modellemesi için kullanılan YSA yapısı

YSA yapısı olarak GRSA (Genelleştirilmiş Regresyonlu Sinir Ağları) kullanılmış ve yayılma parametresi olarak 15 değeri seçilmiştir. Tüm veritabanı eğitildikten sonra, test aşaması için kullanıcıya da kolaylık sağlayacak bir önceki bölümde açıklanan arayüz programı kullanılmıştır. Bu programda, kullanıcıya hangi üretim firmasında tasarımını yapmayı hedeflediği ve tasarımını yapacak olduğu işlemsel kuvvetlendirici devresinin çıkış kriterlerini hangi aralıklarda istediği seçimlik olarak sorulmakta ve test verisi buna göre belirlenmektedir. Test verisi belirlendikten sonra daha önceden eğitilen YSA ile simüle edilmektedir. YSA çıkışı kullanıcının istediği kriterleri sağlayan kanal genişliği ve kanal boyu (W ve L) değerlerini sunmaktadır. Test verisi olarak kullanıcı isterse eğitim setinde yer alan iki üretim firmasından (AMIS veya IBM) herhangi birininin model parametreleri ile bir tasarım, isterse de yeni üretim fabrikası olan TSMC firması için bir tasarım seçebilmektedir.

Çalışmanın bu kısmının sonucunda, kullanıcı aynı teknoloji boyutlarında farklı üretim firmaları için farklı tasarımlar yapmak yerine istediği çıkış kriterlerini daha önceden eğitilmiş YSA'ya uygulayarak, YSA çıkışnda devrede kullanılması gereken transistör boyutlarını çok hızlı bir şekilde elde edebilmektedir.

AMIS ve IBM firmalarının 0.35µm SPICE model parametreleri kullanılarak eğitilen YSA'ya 5 adet TSMC firması için test verisi (Çizelge 5.3) uygulanmıştır.

YSA test çıkışı olan transistör boyutları kullanılarak CADENCE programında TSMC 0.35µm parametreleri ile işlemsel kuvvetlendirici devresinin simülasyonları tekrar yapılmış ve devre çıkışında istenen kriterleri ne kadar sağladığı gözlemlenmiştir. Çizelge 5.3'de verilen test örnekleri arasından 3. test verisine iat YSA'nın verdiği transistör boyutları Şekil 5.2'de görülmektedir. Şekil 5.3, 5.4, 5.5, 5.6, 5.7 ve 5.8'de ise 3. test verisine ait YSA'nın verdiği transistör boyutları kullanılarak yapılan CADENCE simülasyon sonuçları verilmektedir.



Şekil 5.3 Üçüncü test örneği için Av-GBW ölçüm sonuçları



Şekil 5.4 Üçüncü test örneği için CMRR ölçüm sonuçları



Şekil 5.5 Üçüncü test örneği için offset gerilimi ölçüm sonuçları

Window	Expressions	Info	52
signal	0	P("v0"	"??
i		-74.8	u
pwr		-123.4	u
- U		1.6	5

Şekil 5.6 Üçüncü test örneği için güç harcaması ölçüm sonuçları



Şekil 5.7 Üçüncü test örneği için PSRR ölçüm sonuçları



Şekil 5.8 Üçüncü test örneği için SR ölçüm sonuçları

6. SONUÇLAR

Bu tezde, son yıllarda yapay sinir ağları kullanılarak yapılan transistör modelleme çalışmaları incelenmiş ve yeni nesil teknolojiler için temel analog ve sayısal devrelerde, SPICE model parametrelerini kullanmadan, transistör büyüklüklerinin YSA ile kestirilmesine çalışılmıştır. Böylece, teknolojiden bağımsız devre tasarımı işlemi, yapay sinir ağlarının bahsedilen özelliklerinden yararlanarak daha az hesapla ve daha kısa sürede yapılmıştır.

Önceki nesillere ait dört farklı teknoloji model parametreleri kullanılarak CADENCE Spectre Analog Environment simülasyon programı ile analog ve sayısal tümdevrelerin temel yapıtaşlarını oluşturan devreler için transistör büyüklükleri değiştirilerek birçok simülasyon yapılmıştır. Daha sonra yapılan simülasyon sonuçları ayrı ayrı veritabanlarında toplanmış ve bu veritabanları farklı yapay sinir ağı yapıları ve algoritmaları kullanılarak eğitilmiştir. Eğitilen sinir ağları, yeni nesil teknolojide tasarımı yapılmak istenen devrenin çıkış özellikleri ile test edilip, YSA simülasyonları çıkışında da uygun transistör büyüklükleri belirlenmiştir.

Öncelikle yapay sinir ağlarının transistör ve devre modelleme konuları üzerinde ne kadar başarılı olduğunu araştırmaya yönelik literatür taraması yapılmıştır. Modelleme işleminin kısa kanal transistörler üzerindeki başarısı için ise Bölüm 4.1.1'de açıklanan çalışmalar yapılmış, ve YSA'nın kısa kanallı bir NMOS veya PMOS transistörün, akım-gerilim değerleri ile kanal boyu-kanal genişliği değerleri arasında ilişki kurabildiği gösterilmiştir. Bu çalışma esnasında eşik geriliminin terminal gerilimleri ve transistör büyüklüğüne bağlı olarak değiştiği ve bu değişimin kısa kanal transistörlerde çözülmesi zor ve uzun bir formülle belirlenebildiği gözlemlenmiştir. Bundan sonra, terminal gerilimlerine göre değişen eşik gerilimi hiçbir model parametresi bilinmeden YSA ile kestirilmiştir.

Eşik gerilimi değerinin YSA ile kestirimi sırasında, YSA'nın genelleştirme yeteneğinden yararlanılabileceği düşünülmüştür. Böylece, eski teknoloji simülasyon sonuçları (eşik gerilimi için) ile eğitilen YSA'nın, denklemlerini ve model parametrelerini hiç bilmediği yeni nesil bir teknoloji için istenen çıkışları verip veremeyeceği araştırılmıştır. Örneğin kullanıcı, model parametrelerini bilmediği bir transistörü kutuplamak istediğinde, transistöre vereceği terminal parametreleri ile eşik geriliminin ne kadar değiştiğini ve bu değişim sonucunda transistörün hangi bölgede çalışabileceğini eğitilen YSA yapılarını kullanarak tahmin edebilecektir.

Çalışmanın ilerleyen aşamalarında yeni nesil teknolojilerde tasarımı yapılacak devreler için temel oluşturabilecek basit yapılar üzerinde YSA ile transistör boyutlarının kestirimi üzerinde çalışılmıştır. Bu aşamada analog yapılar arasından dört farklı akım aynası devresi üzerinde

çok sayıda simülasyon yapılmış ve büyük bir veritabanı oluşturulmuş ve bu veritabanı ile YSA eğitilmiştir. Bundan sonra tasarımcı istediği akım aynası devresinin transistör boyutlarını, isterse önceki teknolojilerde model parametrelerine gerek duymaksızın, isterse de yepyeni bir teknoloji için YSA yardımıyla belirleyebilir. Akım aynası devrelerinde transistör boyutlarının belirlenmesi çok karmaşık denklemler içermemesine rağmen, YSA kullanılarak yeni nesil teknolojilerde devre modelleme yeteneğini gösterebilmek açısından önemlidir. Zira çalışmanın seyri bu aşamada YSA ile alınan başarılı sonuçlardan sonra, daha karışık denklemler içeren ancak bir o kadar da temel sayılan farksal kuvvetlendirici ve işlemsel kuvvetlendirici devrelerinin transistör boyutlarının belirlenebilmesi üzerine yön kazanmıştır.

Farksal kuvvetlendirici devresinde, kuvvetlendiricinin kazanç ve band genişliği gibi çıkış parametreleri üzerinde durulmuştur. Kuvvetlendirici devresindeki transistörlerin kanal boyları sabit tutulup, kanal genişlikleri belirli aralıklarla taranarak çıkış kazanç ve band genişliği değerleri kaydedilmiştir. Kaydedilen bu değerlerle de YSA ile eğitilmek üzere bir veritabanı oluşturulmuştur. Farklı YSA algoritmaları denenmiş ve en uygun yapıya Bölüm 4'de açıklandığı üzere karar verilmiştir. Bundan sonra tasarımcı istediği kazanç ve band genişliği değerlerini sağlayabilecek farksal kuvvetlendirici devresinin transistör boyutlarını tek bir YSA simülasyonu (YSA'nın test aşaması) ile elde edecektir.

İşlemsel kuvvetlendirici devrelerinde ise kazanç ve band genişliği gibi çıkış parametrelerinin yanında, ortak mod giriş değişim aralığı (ICMR), ortak mod bastırma oranı (CMRR), güç kaynağı bastırma oranı (PSRR), çıkış eğimi (SR) ve devrede harcanan güç gibi parametreler de önem kazanmaktadır. İşlemsel kuvvetlendirici ile farklı teknolojiler için SPICE model parametreleri kullanılarak yapılan simülasyonlarla elde edilen veri tabanında yukarıda bahsedilen tüm özellikler bulunmaktadır. YSA çıkışlarında ise transistör kanal genişlikleri ile beraber kanal boyu değerleri de kullanıcıya verilebilmektedir. Bu çalışma içinde transistörlerin kanal boyu ve kanal genişliği belirli aralıklarla değiştirilmiş ve çok sayıda işlem içeren simülasyonlar yapılmıştır. Bu çalışmanın sonucunda da tasarımcıya kolayca kullanabileceği arayüz programları hazırlanmıştır. Kullanıcı böylece tasarımını yapmak istediği işlemsel kuvvetlendirici devresi için yukarıda belirlenen parametreleri istediği aralıklarda seçtikten sonra daha önceden eğitilmiş yapay sinir ağını yalnızca bir kez test aşamasından geçirerek istediği devre çıkışını sağlayabilen transistör boyutlarını YSA'dan elde edebilecektir.

Son kısımda da birbirlerinden bağımsız üretim firmalarının SPICE model parametreleri bilinmeden YSA ile işlemsel kuvvetlendirici modellemesi yapılmıştır. Böylece tasarımcı daha

önceden bir üretim firmasının parametrelerini kullanarak yaptığı tasarımı farklı bir firmaya göre uyrlamak istediğinde tasarımı yeniden yapmak yerine YSA ile ilstediği çıkış değerlerini verebilen devre transistör boyutlarını elde edebilmektedir.

Bu tezde yapılan çalışmalar sonucunda, yeni nesil teknolojilerde tasarımı yapılması istenen devre çıkışını sağlayabilen transistör boyutları kısa sürede ve zahmetsizce elde edebilmektedir. Ancak YSA'nın eğitilmesi ve eğitimi için gerekli simülasyonlar oldukça zahmetli işlemler içermektedir. Bir diğer olumsuzluk ise YSA'nın istenen kriterleri sağlayabilen transistör boyutlarını yeni nesil teknoloji için her zaman optimum veremeyişidir. Aynı çıkışı, uzman bir tasarımcı, çok daha küçük transistör boyutları ile sağlayabilmektedir.

Burada önemli olan, kullanıcının, daha önceden tasarımını yaptığı devreyi yeni bir teknoloji ile tasarlamak istediği zaman, işlemlerine sıfırdan başlayıp zaman kaybetmek yerine daha önceden eğitilmiş YSA ile sadece bir adımda gerçekleştirebileceği test işlemi sonucunda devrede istediği transistör boyutlarına ulaşabilmesidir. Bundan sonra devrenin optimizasyonu çok daha kolay olacaktır. Böylece kendi içlerinde giriş katları olarak farksal yapılar veya işlemsel kuvvetlendiriciler içeren büyük yapıların tasarımında zamandan tasarruf sağlanmış olacaktır.

İleriki çalışmalarda gelişen teknoloji ile birlikte transistör boyutlarının kestirimi çalışmaları nanometre seviyelerine düşmüş olan teknolojiler ve daha geniş tümdevreler için yapılabilir. Bunun yanı sıra devre boyutlarını belirleme çalışmaları sadece YSA ile sınırlı kalmayıp, bulanık mantık veya parçacık sürü optimizasyonu gibi farklı yapay zeka algoritmaları ile de denenebilir.

KAYNAKLAR

Alibeik, S.A., Nemati, F. ve Sharif-Bakhtiar, M., (1995), "Analog Feedforward Neural Networks with Very Low Precision Weights" Neural Networks, 1995. Proceedings., IEEE International Conference on , vol: 1, pp:90 - 94 27 Nov.-1 Dec. 1995

Allen P.E., Holberg D.R., (2002), CMOS Analog Circuit Design, Oxford University Press, USA; second edition, ISBN-10:0195116445, ISBN-13: 978-0195116441

Avcı, M., (2005), Hibrid Bir Donanımla Yapay Sinir Ağı Gerçekleme AY Tümdevresi, Doktora Tezi, Y.T.Ü., Fen Bilimleri Enstitüsü, Elektronik ve Haberleşme Anabilimdalı.

Avci, M., Yıldırım T., (2002), "Classification of Escherichia Coli Bacteria by Artificial Neural Networks", IEEE International Symposium on Intelligent Systems, Vol III, Varna, Bulgaristan, pp: 16-20.

Avci, M., Babaç, Y., Yıldırım, T.,(2003), "Neural Network Based Transistor Modeling and Aspect Ratio Estimation for Yital 1.5 Micron Process", Third International Conference on Electrical and Electronics Engineering, ELECO 2003, Bursa, pp: 54-57.

Ayala, J.L. Lomena, A.G. Lopez-Vallejo, M. ve Fernandez, A., (2002), "Design of a Pipelined Hardware Architecture For Real-Time Neural Network Computations" Circuits and Systems 2002, The 2002 45th Midwest Symposium on, vol.1, pp:419-422, 4-7 August 2002

Aybay, I., Çetinkaya, S. ve Halıcı, U., (1996), "Classification of Neural Network Hardware" Neural Network World, IDG Co., Vol.6, pp:11-29

Baker R. J., Li H.W. ve Boyce D.E., (1997) CMOS Circuit Design, Layout and Simulation, Willey-IEEE Press, USA.

Beiu, V., (1996), Optimal VLSI Implementations of Neural Network: VLSI-Friendly Learning Algorithms, Chapter 18 J.G. Taylor (ed): Neural Networks and Their Applications, pp.255-276, Wiley, Chichester.

Berg Y., Sigvartsen, Lande T.S. ve Abusland A., (1996), "An Analog Feed-Forward Neural Network with On-chip Learning" Analog Integrated Circuits and Signal Processing, vol 9, pp.65-75.

Bo, G.M., Caviglia, D.D. ve Valle, M. (1996), "A Current Mode CMOS Multi-Layer Perceptron Chip" Microelectronics for Neural Networks, Proceedings of Fifth International Conference on, pp::103 - 106:, 12-14 Feb. 1996

Broomhead D.S. ve Lowe D., (1988) "Multivariable Functional Interpolation and Adaptive Networks", Complex Systems, vol.2, pp.321 – 355.

Bult K. ve Wallinga H., (1987), "A Class of Analog CMOS Circuits Based on the Square-Law Characteristic of an MOS Transistor in Saturation", IEEE Journal of Solid-State Circuits., vol.22, 3.

Cairns G. ve Tarassenko L., (1994), "Learning with Analog VLSI MLPs", Microelectronics for Neural Networks and Fuzzy Systems, 1994., Proceedings of the Fourth International

Conference on, pp:67 - 76 Sept. 1994

Cauwenberghs, G. ve Bayoumi M. A., (1999), Learning on Silicon: Adaptive VLSI Neural Systems, Kluwer Academic Publishers, USA.

Chaiyaratana, N. ve Zalzala, A. M. S., (1998), "Evolving Hybrid RBF-MLP Networks Using Combined Genetic/Unsupervised/Supervised Learning", UKACC Int. Conf. on Control'98, Swansea, UK, IEE Publication 455, vol. 1, pp. 330-335, 1998.

Coşkun, N., Yıldırım, T., (2005), "Konik Kesit Fonksiyonlu Sinir Ağları İle Görüntü Bölütleme", IEEE 13. SIU, Kurultay kitabı, 16-18 Mayıs 2005, Kayseri. Dorffner, G., (1994), "Unified frameworks for MLP and RBFNs: Introducing Conic Section Function Networks", Cybernetics and Systems, vol.25. pp. 511-554.

Downs J.W. (2003), Practical Conic Sections: The Geometric Properties of Ellipses, Parabolas and Hyperbolas, Dover Publications Inc., Mineola, New York.

El-Masry, E.I., Maundy, B.J. ve Hong-Kui Yang; (1993) "Analog VLSI Current Mode Implementation of Artificial Neural Networks" Circuits and Systems, 1993., Proceedings of the 36th Midwest Symposium on, vol.2, pp:1275 – 1278, 16-18 Aug. 1993.

Erkmen B., (2007), "Genel Amaçlı Bir Yapay Sinir Ağının Karma Bir Donanımla Gerçeklenmesi", Doktora Tezi, Yıldız Teknik Üniversitesi, Türkiye

Erkmen, B. ve Yıldırım, T., (2006), "Conic Section Function Neural Networks for Sonar Target Classification and Performance Evaluation Using ROC Analysis", Lecture Notes in Control and Information Sciences, special issue for Intelligent Computing in Signal Processing and Pattern Recognition, LNCIS 345, pp. 779-784.

Esmaelzadeh, H., Farshbaf, H., Lucas, C., ve Fakhraie, S.M., (2004), "Digital Implementation for Conic Section Function Networks", Microelectronics, 2004. ICM 2004 Proceedings. The 16th International Conference on, pp. 564 – 567, 2004.

Fakhraie S. M. ve Smith K.C., (1997), VLSI-Compatible Implementations for Artificial Neural Networks, Kluwer Academic Publishers, USA.

Geske, G., Stupmann, F. ve Wego, A.; (2003) "High Speed Color Recognition With an Analog Neural Network Chip" Geske, G.; Stupmann, F.; Wego, A.; Industrial Technology, 2003 IEEE International Conference on , vol. 1, pp:104 – 107, 10-12 Dec. 2003

Girau B., (2000), "FPNA: Interaction Between FPGA and Neural Computation" Int. Journal on Neural Systems, vol.10(3), pp. 243-259,

Girau, B., (2001) "On-chip Learning of FPGA-inspired Neural Nets" Neural Networks, 2001. Proceedings. IJCNN '01. International Joint Conference on, vol. 1, pp:222 - 227 15-19 July 2001

Güngör G., Kuntman H., Çiftçioğlu S., 2004, "Yüksek Başarımlı İşlemsel Kuvvetlendirici Tasarımı Ve Uygulamaları", ELECO'2004: Elektrik-Elektronik ve Bilgisayar Mühendisliği Sempozyumu, Bursa, Bildiri Kitabı (Elektronik-Bilgisayar), pp: 68-72 Harrison, R.R., Hasler, P. ve Minch B.A., (1998) "Floating-Gate CMOS Analog Memory Cell Array", Circuits and Systems, ISCAS'98, Proceedings of IEEE International Symposium on, vol.2, pp.204-207, 31 May-3 June 1998, Monterey.

Hastings A., (2006), "The Art of Analog Layout", Perason Prentice Hall, Second ed., USA,

Haykin S., (1994), "Neural Networks: A Comprehensive Foundation", MacMillan College Publishing Company, Newyork.

Hikawa H., (1995), "Implementation of Simplified Multilayer Neural Networks with On-Chip Learning", IEEE International Conference on Neural Networks,vol.:4, pp:1633 - 1637.

Hoeschele D.F., (1994), Analog-to-Digital and Digital-to-Analog Conversion Techniques, John Wiley & Sons Press, USA.

Kier, R.J., Harrison, R.R. ve Beer, R.D. (2004) "An MDAC Synapse for Analog Neural Networks" Circuits and Systems, 2004. ISCAS '04. Proceedings of the 2004 International Symposium on, vol. 5, pp.752 -755

Leong, P.H.W. ve Jabri, M.A.; (1995), "A Low-Power VLSI Arrhythmia Classifier" Neural Networks, IEEE Transactions on , vol: 6, Issue: 6, pp:1435 – 1445.

Liu, B.D., Chen C.Y ve Tsao J.Y, (2000), "A Modular Current-Mode Classifier Circuit for Template Matching Application" IEEE Transactions on Circuits and Systems—II: Analog And Digital Signal Processing, vol. 47, no. 2.

Lu, C., Shi, B ve Chen, L., (2001), "A Programmable On-Chip BP Learning Neural Network with Enhanced Neuron Characteristics" Circuits and Systems, 2001. ISCAS 2001. The 2001 IEEE International Symposium on, vol. 3, pp:573 - 576

Maffezzoni, P. ve Gubian, P., (1994), "VLSI Design Of Radial Functions Hardware Generator for Neural Computations", Microelectronics for Neural Networks and Fuzzy Systems, 1994., Proceedings of the Fourth International Conference on, pp.252-259.

McCulloch, W.S., Pitts, W. H., (1943), "A Logical Calculus of the Ideas Imminent in Nervous Activity", Bull, Math. Biophy., vol. 5, pp. 115-133.

Mead C., (1989), Analog VLSI and Neural Systems, Addison Wesley: Reading MA.

Minsky M., Papert S. A (1988/1969), "Perceptrons: An Introduction to Computational Geometry", MIT Press, Cambridge, MA, expanded edition.

Montalvo A.J., Gyurcsik R.S. ve Paulos J.J. (1997) "Toward a General-Purpose Analog VLSI Neural Network with On-Chip Learning" IEEE Transactions on Neural Networks, Vol. 8, No.2, pp.413-423.

Moody J., ve Darken C. (1989), "Fast Learning in Networks of Locally-Tuned Processing Units", Neural Computation vol.1, pp.281-294.

Ojala, P., Saarinen, J., Kaski, K., (1994), "Neurodevice - Neural Network Device Modeling Interface For VLSI Design", Neural Networks for Signal Processing IV, Proceedings of the IEEE Workshop pp: 641 - 650

Ojala, P., Saarinen, J., Kaski, K., (1995), "Device Modeling for VLSI Circuit Design with Technology Independent Neural Network Interface", Proceedings of the 37th Midwest Symposium on Circuits and Systems, Volume 1, pp:688 - 693

Ojala, P., Saarinen, J., Elo, P., Kaski, K, (1995), "Novel Technology Independent Neural Network Approach On Device Modeling Interface", IEE Proceedings on Circuits, Devices and Systems, Vol. 142, <u>Is. 1</u>, pp(s):74-82.

Oltean, G., Miron, C., Zahan, S., Gordan, M., (2000), "A Fuzzy Optimization Method for CMOS Operational Amplifier Design", Proceedings of the 5th Seminar on Neural Network Applications in Electrical Engineering, NEUREL, pp (s):152-157

Özyılmaz, L., (2000), Konik Kesit Fonksiyonlu Yapay Sinir Ağında Öğrenme Algoritmasının Geliştirilmesi ve Ağın Çeşitli Problemler için Performansı ile Duyarlığının İncelenmesi, Doktora Tezi, Yıldız Teknik Üniversitesi, Türkiye

Pavan P., Bez R., Olivo P. ve Zanoni E., (1997) "Flash Memory Cells-An Overview" Proceedings of the IEEE, vol 85, no:8. pp:1248 – 1271.

Pavan P., Larcher L. ve Marmiroli A., (2004) "Floating Gate Devices: Operation and Compact Modeling" Kluwer Academic Publishers, USA,

Prasanna, C. S. S., Sudha, N. ve Kamakoti, V., (2005), "A Principal Component Neural Network-Based Face Recognition System and ASIC Implementation", VLSI Design, 2005. 18th International Conference on, pp:795 – 798.

Reaz, M.B.I., Islam, S.Z., Ali, M.A.M. ve Sulaiman, M.S.; (2002), "FPGA Realization of Backpropagation for Stock Market Prediction", Neural Information Processing, 2002. ICONIP '02. Proceedings of the 9th International Conference on, vol.2, pp.960-964,18-22 Nov. 2002.

Rumelhart D.E., Hinton G.E. ve Williams R.J., (1986), Learning Internal Representations by Error Back Propagation, in: Rumelhart D.E., McClelland J.L. (eds.): Parallel Distributed Processing, vol1. I, MIT Press.

Sackinger, E., Boser, B.E., Bromley, J., LeCun, Y. ve Jackel, L.D., (1992), "Application of the ANNA Neural Network Chip to High-Speed Character Recognition" Neural Networks, IEEE Transactions on, vol 3, Issue 3, pp:498 – 505.

Schmid, A., Leblebici, Y. ve Mlynek, D., (1999), "Mixed Analogue-Digital Artificial-Neural-Network Architecture with On-Chip Learning" Circuits, Devices and Systems, IEE, vol 146, Issue: 6, pp.345 – 349.

Senol C., (2004), Standart ve Hibrid Yapılar Kullanarak Yapay Sinir Ağları ile İmza Tanıma, Yüksek Lisans Tezi, Y.T.Ü., Fen Bilimleri Enstitüsü, Elektronik ve Haberleme Anabilimdalı.

Şenol, C. ve Yıldırım, T., (2005) "Signature verification Using Conic Section Function Neural Network", Lecture Notes in Computer Science, LNCS 3733, 2005, pp. 524 – 532.

Sharma. A. K., (2003), Advanced Semiconductor Memories, Architectures and Applications, Wiley -Interscience IEEE Press, USA.

Sheu, ve Choi, J. (1995), Neural Information Processing and VLSI, Kluwer Academic Publishers, USA.

Snyman Jan A. (2005), Practical Mathematical Optimization: An Introduction to Basic Optimization Theory and Classical and New Gradient-Based Algorithms. Springer Yayıncılık, ISBN 0-387-24348-8

Valle, M., Caviglia, D.D. ve Bisio, G.M., (1992) "Design of a CMOS ASIC Chip Featuring Analog Neural Computational Primitives" Euro ASIC '92, Proceedings. pp.113-118

Vural, R. A., Özyılmaz, L. ve Yıldırım, T., (2006), "A Comparative Study on Computerised Diagnostic Performance of Hepatitis Disease Using ANNs", Lecture Notes in Artificial Intelligence, special issue for Computational Intelligence, LNAI 4114, pp. 1172-1182.

Waheed, K. ve Salam, F.M. (2001) "A Mixed Mode Self-Programming Neural System-On-Chip for Real-Time Applications" Neural Networks, 2001. Proceedings. IJCNN '01. International Joint Conference on, vol. 1, vol.1, pp.195 - 200

Watanabe, T.; Kimura, K.; Aoki, M.; Sakata, T.; Ito, K.; "A Single 1.5-V Digital Chip for a 10⁶ Synapse Neural Network" Neural Networks, IEEE Transactions on , vol: 4 , Issue: 3, Pages:387 – 393, May 1993, Vol.1, 4-7, pp:419-422

Werbos P., (1974), Beyond Regression: New Tools for Prediction Anad Analysis in the Behavioral Sciences, Harvard University, Ph.D. Dissertation.

Yang., F. ve Paindavoine, M., (2003), "Implementation of an RBF Neural Network On Embedded Systems: Real-Time Face Tracking and Identity Verification" Neural Networks, IEEE Transactions on, vol: 14, Issue: 5, pp:1162 – 1175.

Yıldırım T., (1997), "Development of Conic Section Function Neural Networks in Software and Analogue Hardware", Doktora Tezi, University of Liverpool.

INTERNET KAYNAKLARI

[1] http://www.mosis.org

EKLER

Ek 1	MOSIS-AMIS 1.5µm Proses ve model parametreleri
Ek 2	MOSIS-AMIS 0.5µm Proses ve model parametreleri
Ek 3	MOSIS-AMIS $0.35 \mu m$ Proses ve model parametreleri
Ek 4	MOSIS-TSMC 0.35µm Proses ve model parametreleri
Ek 5	MOSIS-TSMC 0.25µm Proses ve model parametreleri
Ek 6	MOSIS-TSMC 0.18µm Proses ve model parametreleri
Ek 7	MOSIS-IBM 0.35µm Proses ve model parametreleri

Ek 1 MOSIS-AMIS 1.5µm Proses ve Model Parametreleri

MOSIS WAFER ACCEPTANCE TESTS

RUN: T83T TECHNOLOGY: SCN15 VENDOR: AMIS FEATURE SIZE: 1.6

Run type: SKD

INTRODUCTION: This report contains the lot average results obtained by MOSIS

from measurements of MOSIS test structures on each wafer of this fabrication lot. SPICE parameters obtained from similar measurements on a selected wafer are also attached.

COMMENTS: SCNA16_AMIS

microns

TRANSISTOR PARAMETERS	W/L	N-CHANNEL	P-CHANNEL	UNITS
MINIMUM Vth	4.0/1.6	0.59	-1.03	volts
SHORT Idss Vth Vpt	20.0/1.6	187 0.55 10.0	-69 -0.98 -10.0	uA/um volts volts
WIDE Ids0	20.0/1.6	< 2.5	< 2.5	pA/um
LARGE Vth Vjbkd Ijlk Gamma	50/50	0.59 16.6 <50.0 0.64	-0.93 -14.8 <50.0 0.48	volts volts pA V^0.5
K' (Uo*Cox/2) Low-field Mobility		35.4 647.91	-11.6 212.31	uA/V^2 cm^2/V*s

COMMENTS: Poly bias varies with design technology. To account for mask bias use the appropriate value for the parameter XL in your SPICE model card.

	Design Te	XL (um)		
	SCN (lamb	0.00		
POLY2 TRANSISTORS	W/L	N-CHANNEL	P-CHANNEL	UNITS
MINIMUM Vth	4.8/3.2	0.93	-1.17	volts
SHORT Vth	9.6/3.2	0.92	-1.13	volts
LARGE Vth	28.8/28.	0.93	-1.12	volts
K' (Uo*Cox/2)		21.1	-6.5	uA/V^2
FOX TRANSISTORS	GATE	N+ACTIVE	P+ACTIVE	UNITS

Vth BIPOLAR PARAMETERS	Poly W/L		>15.0 NPN	<-15	.0 volt UNIT	:s TS		
2X1	2X1							
Beta			124					
V_early			41.7		volt	S		
Vce,sat			0.2		volt	S		
2X2	2X2							
Beta			125					
V early			41.4		volt	s		
Vce, sat			0.2		volt	S		
2X4	2X4							
Beta			129					
V early			41.2		volt	s		
Vce, sat			0.2		volt	S		
2X8	2X8							
Beta			125					
Vearly			41 4		volt	s		
Vce.sat			0 2		volt	s		
BVCeo			13 5		volt	s		
BVcbo			30 0		voit voit	s		
BVebo			8.1		volt	LS .		
PROCESS PARAMETERS UNITS	N+	P+	POLY	POLY2	PBASE	Ml	M2	
Sheet Resistance	53.2	77.3	25.9	21.4	2236.0	0.05	0.03	
Contact Resistance Gate Oxide Thickness	54.3 316	42.6	24.9	15.5			0.05	ohms
PROCESS PARAMETERS	N_W	U	NITS					
Sheet Resistance	1533	0	hms/sq					
Contact Resistance		0	hms					
CAPACITANCE PARAMETERS UNITS	N+	P+	POLY	POLY	2 M1	М2	N_W	
Area (substrate) aF/um^2	290	304	37	37	24	16	112	
Area (N+active)			1094	696	52	27		
Area (P+active)			1079	690				
Area (poly)				581	46	23		
aF/um ² Area (polv2)					47	23		
aF/um ²						38		
aF/um ²	_					50		
Fringe (substrate) aF/um	73	157			30	26		
Fringe (poly) aF/um					60	43		
Fringe (metall)						55		
aF/um Overlap (N+active)			256					
overlap (P+active)			265					

CIRCUIT PARAMETERS			UNITS
Inverters	K		
Vinv	1.0	1.78	volts
Vinv	1.5	2.06	volts
Vol (100 uA)	2.0	0.42	volts
Voh (100 uA)	2.0	4.31	volts
Vinv	2.0	2.25	volts
Gain	2.0	-15.42	
Ring Oscillator Freq.			
DIV64 (31-stg,5.0V)		40.32	MHz
Ring Oscillator Power			
DIV64 (31-stg,5.0V)		1.50	uW/MHz/gate

T83T SPICE LEVEL3 parameters are available for classroom instructional purposes but not for actual IC design work.

* DATE:	Apr 21/08				
* LOT: T	83T	WAF:	9102		
* DIE: N	Area Fring	DEV:	N3740/10		
* Temp=	27				
.MODEL C	MOSN NMOS (LEVEL	= 3
+ TOX	= 3.16E-8	NSUB	= 1.076635E16	GAMMA	= 0.7683227
+ PHI	= 1	VTO	= 0.6139639	DELTA	= 0.6363466
+ UO	= 540.5166232	ETA	= 7.102441E-4	THETA	= 0.0725637
+ KP	= 7.372278E-5	VMAX	= 2.603588E5	KAPPA	= 0.5
+ RSH	= 22.1568863	NFS	= 5.567912E11	TPG	= 1
+ XJ	= 3E - 7	LD	= 8.001696E-15	WD	= 6.432153E-7
+ CGDO	= 2.56E-10	CGSO	= 2.56E-10	CGBO	= 1E - 10
+ CJ	= 2.872567E-4	PB	= 0.8226187	MJ	= 0.5
+ CJSW	= 1.141246E-10	MJSW	= 0.05)	
*				-	
* DATE:	Apr 21/08				
* LOT: T	83T	WAF:	9102		
* DIE: P	_Area_Fring	DEV:	P3740/10		
* Temp=	27				
.MODEL C	MOSP PMOS (LEVEL	= 3
+ TOX	= 3.16E-8	NSUB	= 1E17	GAMMA	= 0.4983453
+ PHI	= 0.7	VTO	= -0.9427842	DELTA	= 0.3016627
+ UO	= 101.6231199	ETA	= 1.439377E-4	THETA	= 0.1285575
+ KP	= 2.421504E-5	VMAX	= 1.341191E5	KAPPA	= 50
+ RSH	= 0	NFS	= 5.548753E11	TPG	= -1
+ XJ	= 2E - 7	LD	= 1.00095E - 14	WD	= 9.558722E-7
+ CGDO	= 2.65E - 10	CGSO	= 2.65E-10	CGBO	= 1E - 10
+ CJ	= 3.018089E-4	PB	= 0.8	MJ	= 0.4534709
+ CJSW	= 1.586951E-10	MJSW	= 0.0859905)	
*					
T83T SP	ICE BSIM3 VERSION	3.1 PAR	AMETERS		
SPICE 3f	5 Level 8, Star-H	SPICE Le	vel 49, UTMOST Le	vel 8	
* DATE:	Apr 21/08		0100		
* LOT: T 	83T	WAF':	9102		
* Temper	ature_parameters=1	Default			4.0
.MODEL C	MOSN NMOS (0.7	LEVEL	= 49
+VERSION	= 3.1	TNOM	= 27	TOX	= 3.16E-8
+XJ	= 3E-7	NCH	= 7.5E16	VTH0	= 0.5532293
+Kl	= 0.9035181	К2	= -0.0643307	КЗ	= 2.5479002
+K3B	= -2.8027479	WO	= 3.208573E-6	NLX	= 2.437748E-8

+DVT0W +DVT0 +UC +AGS +KETA +RDSW +WR +XL +DWB +CIT +CDSCB +DSUB +PDIBLC2 +PSCBE1 +DFLT2		0 0.7417824 668.7098806 2.084488E-11 0.0735062 -3.240368E-3 3E3 1 0 2.909887E-8 0 1.055349E-4 5.634216E-3 3.644817E-3 2.153596E9 0.01	DVT1W DVT1 UA VSAT B0 A1 PRWG WINT XW VOFF CDSC ETA0 PCLM PDIBLCB PSCBE2 PSCH		0 0.4992713 1.606939E-9 1.15642E5 2.123316E-6 0 -0.0295407 6.860525E-7 0 -0.0475545 2.230152E-6 -0.0329209 0.1186109 -0.1 5.005E-10 53 2	DVT2W DVT2 UB A0 B1 A2 PRWB LINT DWG NFACTOR CDSCD ETAB PDIBLC1 DROUT PVAG MORMOD		0 -0.4963435 1.161183E-18 0.5520578 5E-6 1 -0.0293523 2.905606E-7 -2.112208E-8 0.7389868 2.587466E-6 -6.587451E-3 0.0110461 0.0795384 0.2222499
+DELITA +PRT +KT1L +UB1 +WL +WL +LLN +LLN +LWL +CGD0		0 0 -7.61E-18 0 1 1 0 2 56E-10	UTE KT2 UC1 WLN WWL LW CAPMOD CGSO		-1.5 0.022 -5.6E-11 1 0 0 2 2 56E-10	KT1 UA1 AT WW LL LWN XPART CGBO		-0.11 4.31E-9 3.3E4 0 0 1 0.5 1E-9
+CJ +CJSW +CJSWG +CF *	= = =	2.823234E-4 1.292241E-10 6.4E-11 0	PB PBSW PBSWG)	=	0.99 0.99 0.99	MJ MJSW MJSWG	=	0.547221 0.1 0.1
<pre>.MODEL CF +VERSION +XJ +K1 +K3B +DVT0W +DVT0 +UC +AGS +KETA +RDSW +WR +XL +DWB +CIT +CDSCB +DSUB +PDIBLC2 +PSCBE1 +DELTA +PRT +KT1L +UB1 +WL +WNN +LLN +LWL +CGDO +CJ</pre>		3.1 3E-7 0.4513608 -2.2238332 0 2.8137786 236.8923827 -1.08562E-10 0.259481 9.832612E-4 3E3 1 0 3.857544E-8 0 1.091488E-4 0.2873 3.271335E-3 3.515038E9 0.01 0 -7.61E-18 0 2.65E-10 3.017493E-4	TNOM NCH K2 W0 DVT1W DVT1 UA VSAT B0 A1 PRWG WINT XW VOFF CDSC ETA0 PCLM PDIBLCB PSCBE2 RSH UTE KT2 UC1 WLN WWL LW CAPMOD CGSO PB		27 2.4E16 2.379699E-5 9.577236E-7 0 0.7604621 3.833306E-9 1.159861E5 3.299132E-6 0 0.0729646 7.565065E-7 0 -0.0877184 2.924806E-5 0.25103 6.403032E-10 -1E-3 5.273648E-10 77.3 -1.5 0.022 -5.6E-11 1 0 0 2 2.65E-10 0.8	TOX VTH0 K3 NLX DVT2W DVT2 UB A0 B1 A2 PRWB LINT DWG NFACTOR CDSCD ETAB PDIBLC1 DROUT PVAG MOBMOD KT1 UA1 AT WW LL LWN XPART CGBO MJ		3.16E-8 -0.8476404 13.3278347 1E-6 0 -0.052421 1.487688E-21 0.9443065 5E-6 0.364 -0.1851255 1.415433E-7 -2.13917E-8 0.2508342 1.497572E-4 4.268713E-3 7.477411E-4 1E-3 14.985 1 -0.11 4.31E-9 3.3E4 0 0 1 0.5 1E-9 0.4487672
+CJSWG +CF	= = =	1.034305E-10 3.9E-11 0	PBSWG)	=	0.99	MJSWG	=	0.1219817

Ek 2 MOSIS-AMIS 0.5µm Proses ve Model Parametreleri

MOSIS PARAMETRIC TEST RESULTS

RUN: T15M TECHNOLOGY: SCN05

VENDOR: AMI FEATURE SIZE: 0.5 microns

INTRODUCTION:

This report contains the lot average results obtained by MOSIS from measurements of MOSIS test structures on each wafer of this fabrication lot. SPICE parameters obtained from similar measurements on a selected wafer are also attached.

COMMENTS: American Microsystems, Inc. C5N

TRANSISTOR PARAMETERS	W/L	N-CHANNEL P	-CHANNEL	UNITS
MINIMUM Vth	3.0/0.6	0.81	-0.92	volts
SHORT	20.0/0.6			
Idss		465	-257	uA/um
Vth		0.70	-0.90	volts
Vpt		10.0	-10.0	volts
WIDE	20.0/0.6			
Ids0		< 2.5	< 2.5	pA/um
LARGE	50/50			
Vth		0.72	-0.94	volts
Vjbkd		11.6	-11.6	volts
Ijlk		<50.0	<50.0	Aq
Gamma		0.47	0.57	V^0.5
K' (Uo*Cox/2)		58.6	-19.3	uA/V^2
Low-field Mobility		471.78	155.38	cm^2/V*s

COMMENTS: Poly bias varies with design technology. To account for mask and etch bias use the appropriate value for the parameter XL in your SPICE model card.

Design Technology	XL
SCN_SUBM (lambda=0.30)	0.00
AMI_C5	0.00
SCN (lambda=0.35)	-0.10

FOX TRANSISTORS	GATE	N+ACTIVE	P+ACTIVE	UNITS
Vth	Poly	>15.0	<-15.0	volts

PROCESS PARAMETERS	N+ACTV	P+ACTV	POLY	PLY2_HR	POLY2	MTL1	MTL2	UNITS
Sheet Resistance	80.1	104.1	21.6	1097	41.1	0.08	0.09	ohms/sq
Contact Resistance	60.9	143.2	15.8		27.3		0.79	ohms

Gate Oxide Thickness 139 angstrom

PROCESS PARAMETERS	MTL3	$N \setminus PLY$	N_WELL	UNITS
Sheet Resistance	0.05	831	828	ohms/sq
Contact Resistance	0.76			ohms

COMMENTS: N\POLY is N-well under polysilicon.

CAPACITANCE PARAMETERS	N+ACTV	P+ACTV	POLY	POLY2	M1	M2	М3	N_WELL	UNITS
Area (substrate)	428	731	88		32	16	10	41	aF/um^2
Area (N+active)			2491		36	16	12		aF/um^2
Area (P+active)			2425						aF/um^2
Area (poly)				881	52	16	9		aF/um^2
Area (poly2)					47				aF/um^2
Area (metal1)						32	13		aF/um^2
Area (metal2)							36		aF/um^2
Fringe (substrate)	322	262			76	59	40		aF/um
Fringe (poly)					61	38	28		aF/um
Fringe (metal1)						53	34		aF/um
Fringe (metal2)							51		aF/um
Overlap (N+active)			207						aF/um
Overlap (P+active)			238						aF/um

CIRCUIT PARAMETERS			UNITS
Inverters	K		
Vinv	1.0	2.13	volts
Vinv	1.5	2.39	volts
Vol (100 uA)	2.0	0.23	volts
Voh (100 uA)	2.0	4.76	volts
Vinv	2.0	2.57	volts
Gain	2.0	-21.19	
Ring Oscillator Freq.			
DIV256 (31-stg,5.0V)		98.00	MHz
D256_WIDE (31-stg,5.0V)		151.14	MHz
Ring Oscillator Power			
DIV256 (31-stg,5.0V)		0.49	uW/MHz/gate
D256_WIDE (31-stg,5.0V)		1.02	uW/MHz/gate

COMMENTS: SUBMICRON

T15M SPICE BSIM3 VERSION 3.1 PARAMETERS SPICE 3f5 Level 8, Star-HSPICE Level 49, UTMOST Level 8 * DATE: Jul 20/01 * LOT: T15M WAF: 0206 * Temperature_parameters=Default .MODEL CMOSN NMOS (LEVEL = 49+VERSION = 3.1TNOM = 27TOX = 1.39E-8 = 1.5E-7NCH = 1.7E17 VTH0 = 0.6516076 +XJ = 23.8061513 = 0.8896025 K2 = -0.0979155 K3 +K1 +K3B = -7.7691025 WO = 1E - 8NLX = 1E - 9+DVT0W = 0DVT1W = 0DVT2W = 0= 0.4218664 = 2.876542 DVT1 DVT2 = -0.1397962+DVT0 = 451.8826245 = 1E - 13= 1.489875E - 18+U0 UA UB +UC = 1.893684E-11 VSAT = 1.704053E5 A0 = 0.5662277

+AGS +KETA +RDSW +WR +XL +DWB +CIT +CDSCB +DSUB +PDIBLC2 +PSCBE1 +DELTA +PRT +KT1L +UB1 +WL +WNN +LLN +LWL +CGDO +CJ +CJSWG +CF +PK2)		0.1198161 -2.301173E-3 1.159376E3 1 0 5.50766E-8 0 0 0.1390103 2.163004E-3 5.569704E8 0.01 0 -7.61E-18 0 1 1 0 2.07E-10 4.256515E-4 3.329281E-10 1.64E-10 0 -0.0327168	B0 A1 PRWG WINT XW VOFF CDSC ETA0 PCLM PDIBLCB PSCBE2 RSH UTE KT2 UC1 WLN WWL LW CAPMOD CGSO PB PBSW PBSWG PVTH0 WKETA		2.705871E-6 7.285662E-5 0.0531026 2.360078E-7 0 2.4E-4 1.688074E-3 2.4002094 -0.118451 5.935496E-5 80.1 -1.5 0.022 -5.6E-11 1 0 0 2 2.07E-10 0.99 0.1 0.1 0.0661673 -0.0250765	B1 A2 PRWB LINT DWG NFACTOR CDSCD ETAB PDIBLC1 DROUT PVAG MOBMOD KT1 UA1 AT WW LL LWN XPART CGBO MJ MJSW MJSWG PRDSW LKETA		5E-6 0.3586004 0.0349044 2.450767E-8 -1.296776E-8 0.821639 0 -8.785487E-4 -0.0558623 0.385872 0 1 -0.11 4.31E-9 3.3E4 0 0 1 0.5 1E-9 0.447835 0.1169342 0.1169342 201.5784264 6.176997E-3
.MODEL CM	105	SP PMOS (LEVEL	=	49
+VERSION	=	3.1	TNOM	=	27	TOX	=	1.39E-8
+XJ	=	1.5E-7	NCH	=	1.7E17	VTH0	=	-0.9259178
+K1	=	0.5493891	К2	=	8.966666E-3	КЗ	=	8.9116777
+K3B	=	-0.5844741	WO	=	1E-8	NLX	=	7.795747E-8
+DVT0W	=	0	DVT1W	=	0	DVT2W	=	0
+DVT0	=	2.6496816	DVT1	=	0.5037615	DVT2	=	-0.0963638
+U0	=	216.8004604	UA	=	2.933658E-9	UB	=	1E-21
+UC	=	-5.60899E-11	VSAT	=	2E5	A0	=	0.8656114
+AGS	=	0.1446194	в0	=	8.79758E-7	B1	=	5E-6
+KETA	=	-3.911589E-3	A1	=	0	A2	=	0.3
+RDSW	=	3E3	PRWG	=	-0.054537	PRWB	=	-0.0379172
+WR	=	1	WINT	=	2.899182E-7	LINT	=	4.581285E-8
+XL	=	0	XW	=	0	DWG	=	-1.617949E-8
+DWB	=	2.330863E-8	VOFF	=	-0.063762	NFACTOR	=	0.9168444
+CIT	=	0	CDSC	=	2.4E-4	CDSCD	=	0
+CDSCB	=	0	eta0	=	0.0228777	ETAB	=	-0.112099
+DSUB	=	1	PCLM	=	2.0845927	PDIBLC1	=	0.1016884
+PDIBLC2	=	5.000285E-3	PDIBLCB	=	-0.0444413	DROUT	=	0.292315
+PSCBE1	=	1.444005E10	PSCBE2	=	1.405429E-9	PVAG	=	0
+DELTA	=	0.01	RSH	=	104.1	MOBMOD	=	1
+PRT	=	0	UTE	=	-1.5	KT1	=	-0.11
+KT1L	=	0	KT2	=	0.022	UAl	=	4.31E-9
+UB1	=	-7.61E-18	UCI	=	-5.6E-11	AT	=	3.3E4
+WL	=	0	WLN	=	1	WW	=	0
+WWN	=	1	WWL	=	0	LL 	=	0
+LLN	=	1	LW	=	U	LWN	=	⊥
+LWL	=	U 0 205 10	CAPMOD	=	2	XPART	=	U.5
+CGDO	=	2.38E-10	CGSO	=	2.38E-10	CGBO	=	1E-9
+CJ	=	/.2/500/E-4	PB GI-	=	0.9494394	MJ	=	0.4937011
+CJSW	=	∠.884359E-10	PBSW	=	0.99	MJSW	=	0.3331605
+CJSWG	=	6.4E-11	PBSWG	=	0.99	MJSWG	=	0.3331605
+CF	=	U	PVTH0	=	5.98016E-3	PRDSW	=	14.8598424
+PK2	=	3.73981E-3	WKETA	=	5.957334E-3	LKETA	=	-3.385326E-3
)								

Ek 3 MOSIS-AMIS 0.35µm Proses ve Model Parametreleri

MOSIS PARAMETRIC TEST RESULTS

RUN: T46W TECHNOLOGY: SCN035 VENDOR: AMIS FEATURE SIZE: 0.35

microns

INTRODUCTION: This report contains the lot average results obtained by MOSIS

from measurements of MOSIS test structures on each wafer of this fabrication lot. SPICE parameters obtained from similar measurements on a selected wafer are also attached.

COMMENTS: SMSCN4ME04_AMI

W/3	L	N-CHA	ANNEL	P-CHANNEL	UNITS		
0.	6/0.4		0.55	-0.47	volts		
20	.0/0.4	5()5 0.53 L0.0	-241 -0.50 -9.5	uA/um volts volts		
20	.0/0.4	<	2.5	< 2.5	pA/um		
50	/50	< 5 2 4 3	0.45 9.3 50.0 0.44 93.1 31.39	-0.54 -9.2 <50.0 0.47 -22.2 102.87	volts pA V^0.5 uA/V^2 cm^2/V*	ŕs	
GA' Po	TE ly	N+A(>2	CTIVE LO.O	P+ACTIVE <-10.0	UNITS volts		
N+ 3.9 4.0 80	P+ 2.8 3.2	POLY 2.7 3.9	POLY 9.9 3.8	2 N+BLK 92.7	PLY+BLK 789.5	M1 0.06	ohms
M2 0.06 2.15	M3 0.0 1.7	6 (2 <u>-</u>	M4).05 L.64	POLY2_ME 3.0	N\PLY 1356	N_W 1308	
	W/2 0.4 20 20 50 50 80 N+ 3.9 4.0 80 M2 0.06 2.15	W/L 0.6/0.4 20.0/0.4 20.0/0.4 50/50 GATE Poly N+ P+ 3.9 2.8 4.0 3.2 80 M2 M3 0.06 0.00 2.15 1.7	W/L N-CH4 0.6/0.4 50 20.0/0.4 50 20.0/0.4 4 50/50 4 GATE N+AC Poly 5 N+ P+ POLY 3.9 2.8 2.7 4.0 3.2 3.9 M2 M3 0.06 0.06 2.15 1.72 1	W/L N-CHANNEL 0.6/0.4 0.55 20.0/0.4 505 20.0/0.4 2.5 50/50 0.45 50/50 0.45 93.1 431.39 GATE N+ACTIVE Poly NH N+ P+ POLY 3.9 2.8 2.7 9.9 4.0 3.2 3.9 3.8 M2 M3 M4 0.06 0.05 2.15 1.72 1.64	W/LN-CHANNEL P-CHANNEL $0.6/0.4$ 0.55 -0.47 $20.0/0.4$ 505 -241 0.53 -0.50 10.0 -9.5 $20.0/0.4$ < 2.5 < 2.5 $50/50$ 0.45 -0.54 9.3 -9.2 <50.0 <50.0 0.44 0.47 93.1 -22.2 431.39 102.87 GATEN+ACTIVEP+ACTIVEPolyN=P 20.000 N+P+POLYPOLY2 3.9 2.8 2.7 9.9 92.7 4.0 3.2 3.9 3.8 M2M3M4POLY2_ME 0.06 0.06 0.05 3.0 2.15 1.72 1.64	W/L N-CHANNEL P-CHANNEL UNITS 0.6/0.4 0.55 -0.47 volts 20.0/0.4 505 -241 uA/um 20.0/0.4 -9.5 volts 20.0/0.4 -9.5 pA/um 50/50 0.45 -0.54 volts 50/50 0.45 -0.54 volts 50/50 0.44 0.47 volts 93.1 -22.2 uA/V^2 431.39 102.87 cm²/V* GATE N+ACTIVE P+ACTIVE Volts N+ P+ POLY POLY2 N+BLK 3.9 2.8 2.7 9.9 92.7 789.5 4.0 3.2 3.9 3.8 80 N PLY M2 M3 M4 POLY2_ME N\PLY 0.06 0.06 0.05 3.0 1356 2.15 1.72 1.64 1.64 1000000000000000000000000000000000000	W/L N-CHANNEL P-CHANNEL UNITS 0.6/0.4 0.55 -0.47 volts 20.0/0.4 505 -241 uA/um 0.53 -0.50 volts 20.0/0.4 < 2.5

COMMENTS: N\POLY is N-well under polysilicon.

CAPACITANCE PARAMETERS	N+	P+	POLY	POL	Υ2 М	1 M2	М3	M4	N_W
UNITS									
Area (substrate)	L009	983	112		3	1 17	7		100
aF/um^2									
Area (N+active)			4339		4	0 17	12	10	
aF/um ²									
Area (Ptactive)			4176						
aF/11m^2									
Area (polv)				922	5	0 15	9	6	
aF/um ²					-		-	-	
Area (polv2)					5	2			
aF/um ²					-	_			
Area (metall)						32	12	8	
aF/um ²								-	
Area (metal2)							31	13	
aF/um ²							-	-	
Area (metal3)								37	
aF/um ²								•	
Fringe (substrate)	273	294			4	7 32		13	
aF/um	275				-				
Fringe (poly)					6	9 38	28	23	
aF/um					0.		20	20	
Fringe (metall)						62	34	26	
aF/um						02	51	20	
Fringe (metal2)							60	33	
aF/um							00	55	
Fringe (metal3)								51	
aF/um								51	
Overlap (N+active)			258						
aF/um			250						
Overlap (P+active)			312						
aF/um			512						
CIRCUIT PARAMETERS					UNTT	9			
Inverters		ĸ			01111	0			
Viny		1 0		1 2 2	volt	2			
Vinv		1 5		1 48	volt	9			
V_{Ol} (100 μ A)		2 0		0 30	volt	9			
Vol (100 ull)		2.0		2 87	volt	2			
Viny		2.0		1 60	volt	9			
Gain		2.0	_1	7 23	VOIC	5			
Ring Oscillator Freq		2.0	1	1.25					
DIV256 $(31-a+a, 3, 3V)$			15	4 27	MU 7				
Ring Oggillator Dower			10	1.2/	14112				
DIV256 (31-eta 3 3V)				0 16	11W7/MI	Hz/aat	Δ		
D1V250 (51 BCg, 5.5V)				0.10	uw/101	IIZ/ gut	C		
COMMENTS. SUBMICPON									
COMMENTS: SOBMICION									
TAGW SDICE BSIM3 VERSION	J 2 1	סאסא	METEDC						
140W SFICE BSIMS VERSION	1 2.1	FAILA							
SDICE 365 Level & Star-E	ICDTCI		ol 49		ST 1.01	vel 8			
Brick SIS Level 0, Star I	IDFICI	ы ше ч	er ij,	01110	эт пе	VEL 0			
* DATE: Son 14/04									
* LOT: TAEM	T		1100						
* Tomporature parameterg	۱ Dofol-	VAr• 1+	TTOZ						
MODEL CMOCH MMOC (-Derai	ιιι					_	10	
$\frac{1}{10000000000000000000000000000000000$		л	- 07			LLVLL TOV	=	+7 017	0
$+ v \pm R \Delta U = 2 \cdot 1 = 7$	TINON	1	- 2/	17			=	0년-	<i>></i> 074020
$T_{AU} = \underline{L}\underline{L} - /$	NCH		- 2.2E	1074F	2	VIHU V2	=	U.4	U / 4928 0 / 9 0 5 0 /
$+ K_{\perp} = 0.4/28294$	ĸZ		= 3.62	エリノ4比・	- J F	к. MT V	=	/0.	0489524
+V2R = -T0	WU	1 7.7	= 1.83	0495E	-5	NLX	=	∠.⊥	93505E-7
+DVTUW = 0	DV.I.	LW	= 0			DV.1,7M	=	U	2
+DVT0 = 0.802594	DVT1	L	= 0.42	/6/66		DVT2	=	-0.	3

+U0	=	361.3464355	UA	=	-9.67751E-10	UB	=	2.889157E-18
+UC	=	4.669186E-11	VSAT	=	1.898742E5	A0	=	1.3381235
+AGS	=	0.2592162	в0	=	2.220067E-6	B1	=	5E-6
+KETA	=	-9.077245E-3	Al	=	0	A2	=	0.3487525
+RDSW	=	780.376869	PRWG	=	0.0713836	PRWB	=	-7.21866E-3
+WR	=	1	WINT	=	1.389179E-7	LINT	=	1.24319E-9
+DWG	=	-1.034792E-8	DWB	=	9.824117E-9	VOFF	=	-0.0869274
+NFACTOR	_	0 7366118	CIT	_	0	CDSC	_	2 4F-4
+CDSCD	_	0	CDSCB	_	0	EDDC FTAO	_	0 0346215
+ FTAB	_	° _7 988336₽_3	DSIIB	_	0 3317286	DCLM	_	1 9546403
	_	/ 161725E-2		_	1 107/20-5		_	0 1
	_		PDIBLCZ	_		PROPES	_	U.⊥ 1 ⊡ 2
	_	2./H0330E-3		_	0 01	PSCBEZ	_	2 0 IE-3
	_	1		_	0.01	KOR	_	J.J 1 E
	=	⊥ 0 11	PRI Vmlt	=	0	UIE VED	=	-1.5
+K11	=	-0.11	KTTL	=	0	KT2	=	0.022
+UAI	=	4.31E-9	UBI	=	-/.61E-18	UCI	=	-5.68-11
+A'I'	=	3.384	WL	=	0	WLN	=	
+WW	=	0	WWN	=	1	WWL	=	0
+LL	=	0	LLN	=	1	LW	=	0
+LWN	=	1	LWL	=	0	CAPMOD	=	2
+XPART	=	0.5	CGDO	=	2.58E-10	CGSO	=	2.58E-10
+CGBO	=	1E-12	CJ	=	1.012513E-3	PB	=	0.8
+MJ	=	0.3510986	CJSW	=	2.862666E-10	PBSW	=	0.8
+MJSW	=	0.1518459	CJSWG	=	1.82E-10	PBSWG	=	0.8
+MJSWG	=	0.1518459	CF	=	0	PVTH0	=	-0.0100437
+PRDSW	=	-73.5674578	PK2	=	3.087074E-3	WKETA	=	3.003636E-3
+LKETA	=	2.647195E-3)					
*								
.MODEL CN	405	SP PMOS (LEVEL	=	49
+VERSION	=	3 1	TNOM	=	27		=	8E-9
+X.T	=	1E-7	NCH	=	8 52E16	VTH0	=	-0 6831778
+K1	_	0 3939412	K2	_	0 0308482	K3	_	0
+K3B	_	15 35112	WΩ	_	1F-5	NT.X	_	0 1 स - 9
	_	0	₩0 זעדיזת	_	0	ערייעט	_	0
	_	1 4617205		_	0 2560220		_	0 0260562
+DVI0	_	1.1017200		_	$1 = 72001 \pm 0$		_	-0.0300302
+00	_	221.3793030 0 EC7C70 π 11		_	1.5/3901E-9		_	JE-10 1 000067
	_	0.200467	VSAI	_		AU D1	_	1.999007
+AGS	=		BU 3-1	=	2.419033E-0	BI	=	5E-0
+KEIA	=	-0.020293E-3	AL	=	4.394989E-5	AZ DDHID	=	0.0320223
+RDSW	=	4E3	PRWG	=	-0.21463//	PRWB	=	0.1688991
+WR	=		WTN.T.	=	1.5691/4E-/		=	0
+DWG	=	-2.578547E-8	DWB	=	9.89001E-9	VOFF	=	-0.1219424
+NFACTOR	=	1.8063821	CIT	=	0	CDSC	=	2.4E-4
+CDSCD	=	0	CDSCB	=	0	ETAO	=	0.0518465
+ETAB	=	4.735705E-3	DSUB	=	0.4254421	PCLM	=	2.7235598
+PDIBLC1	=	0	PDIBLC2	=	4.344554E-3	PDIBLCB	=	4.528856E-3
+DROUT	=	5.604876E-3	PSCBE1	=	8E10	PSCBE2	=	5.04016E-10
+PVAG	=	4.6592572	DELTA	=	0.01	RSH	=	2.8
+MOBMOD	=	1	PRT	=	0	UTE	=	-1.5
+KT1	=	-0.11	KT1L	=	0	KT2	=	0.022
+UA1	=	4.31E-9	UB1	=	-7.61E-18	UC1	=	-5.6E-11
+AT	=	3.3E4	WL	=	0	WLN	=	1
+WW	=	0	WWN	=	1	WWL	=	0
+LL	=	0	LLN	=	1	LW	=	0
+LWN	=	1	LWL	=	0	CAPMOD	=	2
+XPART	=	0.5	CGDO	=	3.12E-10	CGSO	=	3.12E-10
+CGB0	=	1E-12	СЛ	=	9.916255E-4	PB	=	0.8896731
+M.T	=	0.392439	CUSW	=	2.91776E-10	PBSW	=	0.99
+MJSW	=	0 1676363	CISWG	=	4 42E-11	PRSWG	=	0 99
+MJSWC	-	0 1676363	CE CE	-	0	רעדע0	=	0 0107102
+DBDGMG	_	-233 4720278		_	~ 1 861393₽-3		_	-6 345701F-2
	_	233.7120210 -0 0207051)	-	T.001393C-3	милл т Н	-	0.343/216-3
і ПКСТЧ	_	0.020/051	1					

Ek 4 MOSIS-TSMC 0.35µm Proses ve Model Parametreleri

MOSIS WAFER ACCEPTANCE TESTS

RUN: TECHNOLOGY:	T83U (MM_NO SCN035	N-EPI)			FEATUF	VENDOR: RE SIZE:	TSMC 0.35
microns					-		
		R	un type:	SKD			
INTRODUCTION:	This report	contains	the lot	average	results	obtained	by

from measurements of MOSIS test structures on each wafer of this fabrication lot. SPICE parameters obtained from similar measurements on a selected wafer are also attached.

COMMENTS: TSMC 035

MOSIS

TRANSISTOR	PARAMETERS	W/L	N-CHANNEL	P-CHANNEL	UNITS
MINIMUM Vth		0.6/0.4	0.55	-0.74	volts
SHORT Idss Vth Vpt		20.0/0.4	522 0.58 9.4	-246 -0.71 -9.7	uA/um volts volts
WIDE Ids0		20.0/0.4	< 2.5	< 2.5	pA/um
LARGE Vth Vjbkd Ijlk Gamma		50/50	0.51 8.7 <50.0 0.58	-0.74 -8.6 <50.0 0.37	volts volts pA V^0.5
K' (Uo*Cox Low-field	/2) Mobility		93.3 416.10	-32.2 143.61	uA/V^2 cm^2/V*s

COMMENTS: Poly bias varies with design technology. To account for mask bias use the appropriate value for the parameter XL in your SPICE model card.

51101 110401	0012011									
	Desig	n Techn	ology				XL (un	n) XW	(um)	
	SCMOS	_SUBM (lambda	=0.20)		-0.05	0	0.15	
			-0.10	0	.15					
	SCMOS	(-0.15	0	.15					
			thic		-0.25	0	.15			
FOX TRANSISTORS	GA	ΓE	N+ACT	IVE	P+ACTI	VE UN	ITS			
Vth	Po	ly	>10	.0	<-10.	0 vo	lts			
PROCESS PARAMETERS	N+	P+	POLY	POLY	2 POL	Y2_ME	Ml	M2		
UNITS										
Sheet Resistance	79.1	148.3	9.3	48.4		48.4	0.07	0.07		
ohms/sq										
Contact Resistance	65.8	121.9	7.2	38.3				1.22	ohms	
Gate Oxide Thickness	77									
angstrom										
PROCESS PARAMETERS		МЗ]	M4	N_W	N\I	PLY	UNIT	S	
Sheet Resistance		0.07	0	.04	992	1	035	ohms	/sq	
Contact Resistance		1.30	1	.40				ohms	;	

CAPACITANCE PARAMETERS N+ POLY POLY2 M1 M2 M3 P+ M4 NW UNITS Area (substrate) 932 1392 108 24 11 8 8 105 aF/um^2 Area (N+active) 4511 34 17 12 10 aF/um^2 Area (P+active) 4544 aF/um^2 Area (poly) 886 42 15 9 6 aF/um^2 41 Area (poly2) aF/um² Area (metall) 35 13 8 aF/um² Area (metal2) 35 14 aF/um^2 36 Area (metal3) aF/um^2 Fringe (substrate) 279 332 49 31 aF/um 62 36 28 23 Fringe (poly) aF/um Fringe (metal1) 50 35 27 aF/um Fringe (metal2) 55 36 aF/um Fringe (metal3) 54 aF/um CIRCUIT PARAMETERS UNITS Inverters Κ Vinv 1.0 1.23 volts Vinv 1.5 1.37 volts Vol (100 uA) 2.0 0.21 volts Voh (100 uA) 2.0 2.93 volts Vinv 2.0 1.48 volts -16.53 Gain 2.0 Ring Oscillator Freq. 188.85 MHz DIV256 (31-stg, 3.3V) D256_THK (31-stg,5.0V) 136.14 MHz Ring Oscillator Power DIV256 (31-stg,3.3V) 0.15 uW/MHz/gate D256_THK (31-stg,5.0V) 0.30 uW/MHz/gate COMMENTS: SUBMICRON T83U SPICE BSIM3 VERSION 3.1 PARAMETERS SPICE 3f5 Level 8, Star-HSPICE Level 49, UTMOST Level 8 * DATE: May 23/08 * LOT: T83U WAF: 5001 * Temperature_parameters=Default .MODEL CMOSN NMOS (LEVEL = 49+VERSION = 3.1TNOM = 27 TOX = 7.7E - 9+XJ = 1E - 7NCH = 2.2E17 VTH0 = 0.465403 +K1 = 0.605685 ĸ2 = 7.401855E-4KЗ = 100 = -9.9978452WO = 3.104982E-5NLX = 2.718863E-7 +K3B +DVT0W = 0 DVT1W = 0 DVT2W = 0= 2.9399069= 0.8628462 DVT2 = -0.3 +DVT0 DVT1 = 364.9848005 = -7.38738E-10 = 2.285693E - 18+U0 UΑ UΒ +UC = 3.664402E-11VSAT = 1.566234E5 A0 = 1.1469517+AGS = 0.1642206= 7.913741E-7= 5E-6 в0 В1

+KETA = 1.59443E-3 A1 = 0 A2 = 0.4470956 +RDSW = 957.4487567 PRWG = -0.075128PRWB = -0.1078364+WR = 1 WINT = 1.510787E-7LINT = 0 +XL = -5E - 8XW = 1.5E-7DWG = -5.692108E-9+DWB = 5.225149E-9VOFF = -0.0893518NFACTOR = 1.3113023+CIT = 0 CDSC = 2.4E-4CDSCD = 0 +CDSCB = 0 ETA0 = 1 ETAB = 0.0295297+DSUB = 0.7823887PCLM = 1.676311 PDIBLC1 = 1.547328E-4+PDIBLC2 = 4.724954E-3PDIBLCB = 0.0767737DROUT = 3.365824E-4+PSCBE1 = 7.16268E8PSCBE2 = 1E-3PVAG = 3.079663E - 3= 0.01 RSH = 79.1MOBMOD = 1+DELTA = -1.5 - 0 UTE = -0.11+PRT KT1 = 0.022 = 0 UA1 = 4.31E-9+KT1L KT2 = -7.61E - 18= -5.6E - 11= 3.3E4+UB1 UC1 ΑТ = 0 = 1 - 0 WLN WW +WL = 1 WWL = 0 LL= 0+WWN = 1 LWN = 0 +LLNT.W = 1 CAPMOD = 0 = 2 = 0.5 +LWL XPART = 3.18E - 10CGSO = 3.18E - 10CGBO +CGDO = 1E - 12= 0.362829+CJ = 9.324477E-4ΡB = 0.8162386 MJ = 2.809158E - 10PBSW = 0.8 MJSW = 0.1824357+CJSW +CJSWG = 1.82E - 10PBSWG = 0.8 MJSWG = 0.1824357= 0 PVTH0 = -0.0279291PRDSW = -98.8829593+CF= 1.6222E-3WKETA = -7.135466E-4LKETA = 3.68571E-4+PK2) .MODEL CMOSP PMOS (LEVEL = 49 +VERSION = 3.1TNOM = 27 TOX = 7.7E - 9NCH VTH0 = -0.7104638+XJ = 1E - 7= 8.52E16 K2 +K1 = 0.4314573= -0.0129797ĸЗ = 86.403366 +K3B = -4.9887168WO = 6.790634E-6NLX = 1.01238E-7+DVTOW = 0 DVT1W = 0 DVT2W = 0 +DVT0 = 0.7043065DVT1 = 0.7538793DVT2 = -0.1364644+U0 = 152.0101039UA = 1.006463E - 10UB = 1.890539E - 18+UC = -1.74459E - 11VSAT = 2E5 A0 = 1.1765964+AGS = 0.3405976в0 = 2.107301E-6В1 = 5E-6 +KETA = -6.90419E-3A1 = 4.217794E-3A2 = 0.9994396+RDSW = 3.25395E3PRWG = -0.0251462PRWB = -0.0345874+WR WINT = 1.513212E-7**LTNT** = 1 = 0 = 1.5E-7 +XL = -5E - 8XW DWG = -1.856889E-8= 1.207799E-8VOFF = -0.1270571NFACTOR = 1.9223541+DWB = 0 CDSC = 2.4E-4CDSCD = 0+CIT = 0.0332936 = 0 ETA0 = 3.097432E-3+CDSCB ETAB +DSUB = 0.270751PCLM = 5.2787472PDIBLC1 = 1.57371E-3DROUT +PDIBLC2 = -4.147325E-6PDIBLCB = -1E-3= 8.531668E-4+PSCBE1 = 7.929595E10 PSCBE2 = 5.008484E - 10PVAG = 15 = 0.01 +DELTA RSH = 148.3 MOBMOD = 1+PRT = 0 UTE = -1.5 KT1 = -0.11+KT1L = 0 KT2 = 0.022 UA1 = 4.31E - 9= -7.61E - 18UC1 = -5.6E - 11AΤ = 3.3E4+UB1 = 0 WLN = 1 WW = 0 +WL +WWN = 1 WWL = 0 LL= 0 = 1 LW = 0 LWN = 1 +LLN= 0 CAPMOD = 2= 0.5+LWL XPART +CGDO = 3.61E - 10CGSO = 3.61E - 10CGBO = 1E - 12+CJ = 1.397166E-3PB = 0.99 МJ = 0.5775057+CJSW = 3.172123E - 10PBSW = 0.99 MJSW = 0.3575424+CJSWG = 4.42E - 11PBSWG = 0.99 MJSWG = 0.3575424+CF = 0 PVTH0 = 0.0166636 PRDSW = -89.3748363+PK2 = 2.060693E-3WKETA = 4.168039E-3 LKETA = -4.428159E-3)

RUN: T7CZ TECHNOLOGY	(MM_NON-EPI) : SCN025			VENDOR: TSMC FEATURE SIZE: 0.25					
		Pı	in type. Gr	۲D.					
INTRODUCTION: MOSIS	This report	contains t	the lot ave	erage resul	ts obtained	d by			
	from measure this fabrica measurements	ements of M ation lot. s on a sele	MOSIS test SPICE para ected wafe	structures ameters obt c are also	s on each wa ained from attached.	afer of similar			
COMMENTS: TSM	C 0251P5M								
TRANSISTOR PAR	RAMETERS	W/L	N-CHANNEL	P-CHANNEL	UNITS				
MINIMUM Vth		0.36/0.24	0.50	-0.48	volts				
SHORT		20.0/0.24							
Idss		20.070.21	603	-265	uA/um				
Vth			0.50	-0.53	volts				
Vpt			7.6	-7.2	volts				
WIDE		20.0/0.24							
Ids0			6.5	< 2.5	pA/um				
LARGE		50/50							
Vth			0.43	-0.57	volts				
Vjbkd			5.1	-6.6	volts				
Ijlk			<50.0	<50.0	pA				
Gamma			0.44	0.61	V^0.5				
K' (Uo*Cox/2)		121.5	-25.8	uA/V^2				
Low-field Mol	oility		401.12	85.18	cm^2/V*s				
COMMENTS: Poly bia in	y bias varies as use the ag your SPICE (s with dest ppropriate nodel card	ign technol value for	logy. To ac the parame	count for a ters XL and	nask d XW			

	Desig	n Tecł	nnology			XL (ur	n) XW	(um)
	SCN5M	DEEP	(lambda=0 thick thick	.12) oxide, oxide,	NMOS PMOS	0.00 -0.01 -0.06	-0 -0	.04 .04
	SCN6M <u></u>	_SUBM	(lambda=0 thick thick	.15) oxide, oxide,	NMOS PMOS	-0.06 -0.10 -0.15	0 0	.00
FOX TRANSISTORS Vth	GA' Po	re ly	N+ACTIV >6.6	E P+A(<-	CTIVE -6.6	UNITS volts		
PROCESS PARAMETERS UNITS	N+	P+	PLY+BLK	N+BLK	POLY	Ml	M2	
Sheet Resistance ohms/sq	3.7	2.9	179.1	59.7	3.2	0.08	0.07	
Contact Resistance Gate Oxide Thickness angstrom	5.9 57	5.2			4.8		2.53	ohms

Ek 5 MOSIS-TSMC 0.25µm Proses ve Model Parametreleri

M5 PROCESS PARAMETERS МЗ M4 N_W UNITS Sheet Resistance 0.07 0.07 0.04 1040 ohms/sq Contact Resistance 5.14 7.71 10.39 ohms COMMENTS: BLK is silicide block. CAPACITANCE PARAMETERS N+ P+ POLY M4P M1 R_W M2 N_W D_N_W UNITS Area (substrate) 1750 1896 106 33 13 124 121 aF/um² Area (N+active) 6067 aF/um² 5805 Area (P+active) aF/um^2 65 Area (poly) aF/um^2 Area (metal1) 36 aF/um^2 Area (metal4) 943 aF/um^2 Area (r well) 1776 aF/um² Area (d well) 520 aF/um^2 Area (no well) 1129 aF/um^2 Fringe (substrate) 515 348 aF/um CIRCUIT PARAMETERS UNITS Inverters Κ Vinv 1.0 1.00 volts Vinv 1.5 1.08 volts Vol (100 uA) 2.0 0.12 volts Voh (100 uA) 2.0 2.24 volts Vinv 2.0 1.14 volts Gain -17.64 2.0 Ring Oscillator Freq. 262.37 MHz DIV1024 (31-stg,2.5V) D1024_THK (31-stg,3.3V) 194.63 MHz Ring Oscillator Power DIV1024 (31-stg,2.5V) 0.06 uW/MHz/gate D1024_THK (31-stg,3.3V) 0.10 uW/MHz/gate T7CZ SPICE BSIM3 VERSION 3.1 PARAMETERS SPICE 3f5 Level 8, Star-HSPICE Level 49, UTMOST Level 8 * DATE: Feb 12/08 * LOT: T7CZ WAF: 3003 * Temperature_parameters=Default .MODEL CMOSN NMOS (LEVEL = 49 +VERSION = 3.1TNOM = 27 TOX = 5.7E - 9+XJ = 1E - 7NCH = 2.3549E17 VTH0 = 0.3806904 = 0.4672113K2 = -1.683783E-5 KЗ = 1E - 3+K1 = 2.8108048 WO = 1E - 7NLX = 1.760176E-7+K3B +DVT0W = 0DVT1W = 0DVT2W = 0= 0.5453796 = 0.4106759 DVT2 = -0.5+DVT0 DVT1 = 306.2301762 = -1.305053E-9 UB = 2.598069E - 18+U0 IJΑ A0 = 4.051886E-11 VSAT = 1.18484E5 = 1.756701+UC

91

+AGS	=	0.3352187	в0	=	-2.591219E-8	В1	=	-1E-7
+KETA	=	-8.258898E-3	A1	=	1.756652E-4	A2	=	0.5892847
+RDSW	=	181.4902439	PRWG	=	0.274332	PRWB	=	-0.2
+WR	=	1	WINT	=	0	LINT	=	0
+XT	=	0	XW	=	-4E-8	DWG	=	-1.653638E-8
+DWB	=	5 090831E-9	VOFF	=	-0 1001623	NFACTOR	=	1 2853828
+CTT	_	0	CDSC	_	2 4F-4	CDSCD	_	0
+CDSCB	_	0	CDDC FTA 0	_	6 107701F-3	FTAR	_	-4 679264F-5
	_	0 0/52118		_	1 61/0//2		_	
	_	0.0403110 0.71017702		_	0 0060062	PDIBLCI	_	1
+PDIBLCZ	-	2./101//E-3	PDIBLCB	-	0.0000002	DRUUI	-	
+PSCBEI	=	6.838/8/E8	PSCBE2	=	2.33/559E-4	PVAG	=	9.914/3E-3
+DELTA	=	0.01	RSH	=	3./	MOBMOD	=	1
+PR'I'	=	0	0'I'E	=	-1.5	K'I'I	=	-0.11
+KTIL	=	0	KT2	=	0.022	UAL	=	4.31E-9
+UB1	=	-7.61E-18	UC1	=	-5.6E-11	AT	=	3.3E4
+WL	=	0	WLN	=	1	WW	=	0
+WWN	=	1	WWL	=	0	LL	=	0
+LLN	=	1	LW	=	0	LWN	=	1
+LWL	=	0	CAPMOD	=	2	XPART	=	0.5
+CGDO	=	5.43E-10	CGSO	=	5.43E-10	CGBO	=	1E-12
+CJ	=	1.74333E-3	PB	=	0.99	MJ	=	0.471009
+CJSW	=	4.876637E-10	PBSW	=	0.8109811	MJSW	=	0.5192557
+CJSWG	=	3.29E-10	PBSWG	=	0.8109811	MJSWG	=	0.5192557
+CF	=	0	PVTH0	=	-6.686199E-3	PRDSW	=	-10
+PK2	=	2.902371E-3	WKETA	=	0.0114116	LKETA	=	1.570695E-3
)								
MODEL CM	10.5	SP PMOS (T.EVET.	=	49
+VERSION	=	3 1	TNOM	=	27	TOX	=	5 7E-9
+ Y.T	_	1F-7	NCH	_	4 1589F17	VTH0	_	-0 5595525
+ K 1	_	0 6272222	v 2	_	-5 608306F-/	V 1110	_	0.0007152
+K1	_	5 006/700	KZ WO	_	-J.090390E-4		_	1 E09E21E 0
	_	0		_	0 TF-0		_	4.506551E-9
	_	1 0450602		_	0 7640140		_	0 0000510
+UVI0	_	1.9450095		_	1 070446E 0		_	-0.2032512
+00	=	104.1020101		=	1.0/9446E-9	UB 20	=	1.001761E-21
+00	=		VSAT	=	1.59/86E5	AU D1	=	0.94/2846
+AGS	=	0.1454129	BU 31	=	1.284002E-6	BT	=	5E-6
+KETA	=	0.0153186	AL	=	0.0284971	AZ	=	0.3
+RDSW	=	1.408464E3	PRWG	=	1.252501E-3	PRWB	=	-0.1815305
+WR	=	1	WINT	=	0	LINT	=	2.86328E-8
+XL	=	0	XW	=	-4E-8	DWG	=	-3.797695E-8
+DWB	=	-8.424316E-9	VOFF	=	-0.1286239	NFACTOR	=	1.108915
+CIT	=	0	CDSC	=	2.4E-4	CDSCD	=	0
+CDSCB	=	0	ETA0	=	0.4343806	ETAB	=	-0.1253306
+DSUB	=	1.2081315	PCLM	=	1.2703155	PDIBLC1	=	5.480623E-3
+PDIBLC2	=	-1.612234E-8	PDIBLCB	=	-4.501784E-4	DROUT	=	0.0650201
+PSCBE1	=	2.160313E9	PSCBE2	=	5E-10	PVAG	=	2.520147E-3
+DELTA	=	0.01	RSH	=	2.9	MOBMOD	=	1
+PRT	=	0	UTE	=	-1.5	KT1	=	-0.11
+KT1L	=	0	KT2	=	0.022	UAl	=	4.31E-9
+UB1	=	-7.61E-18	UC1	=	-5.6E-11	AT	=	3.3E4
+WL	=	0	WLN	=	1	WW	=	0
+WWN	=	1	WWL	=	0	LL	=	0
+LLN	=	1	LW	=	0	LWN	=	1
+LWL	=	0	CAPMOD	=	2	XPART	=	0.5
+CGDO	=	6.77E-10	CGSO	=	- 6.77E-10	CGBO	=	1E-12
+CJ	=	1.893734E-3	PB	=	0.9889579	MJ	=	0.4705132
+CJSW	=	3.124347E = 10	PBSW	=	0.8	MJSW	=	0.2786992
+CIISMC	=	2 5E-10	PRSWC	=	0.8	MISWC	=	0 2786992
+CE	Ē	0	ב שטיים סעידע	=	 4 864185F-3	DBDdM	Ē	10 7621026
+DK)	_	∨ 1 818625⊽-2	WK FUN	_	1.004103E-2	T.K.E.L.V	_	-7 787512 \overline{D}_{-} 7
))	-	T.010073E-2	MILLIA	-	0.0133333	АТДЛИ	-	1.101040E-0
1								

RUN: T77A (MM_NON-EPI) TECHNOLOGY: SCN018 microns					VENDOR: TSMC FEATURE SIZE: 0.18						
INTRODUCTION: This ro	eport co	ntains	Run t the	ype: SK lot ave	ID erage resu	lts obta	ained	by			
from m this fa measure	easureme abricati ements o	nts of on lot n a se	MOSI SPI lecte	S test CE para d wafer	structure ameters ob are also	s on ead tained f attache	ch waf Erom s ed.	er of imilar			
COMMENTS: DSCN6M018_ TRANSISTOR PARAMETER	TSMC S W/I	L	N-C	HANNEL	P-CHANNEL	UNITS					
MINIMUM Vth	0.	27/0.1	8	0.51	-0.50	volts					
SHORT	20	.0/0.1	8	565	-259	יוע / ווש					
Vth				0.51	-259	volts					
Vpt				4.8	-5.4	volts					
WIDE	20	.0/0.1	8								
Ids0				15.2	-8.9	pA/um					
LARGE	50	/50									
Vth				0.43	-0.42	volts					
Vjbkd				3.2	-4.3	volts					
Ijlk				<50.0	<50.0	рА					
K' (Uo*Cox/2) Low-field Mobility				171.6 407.50	-35.2 83.59	uA/V^2 cm^2/V	2 /*s				
COMMENTS: Poly bias bias use in your S	varies w the appr PICE mod Desig	ith de opriat el car n Tech	sign e val d. nolog	technol ue for Y	ogy. To a the param	ccount f eters XI XL	for ma and ((um)	sk XW XW (um)			
	SCN6M	 _DEEP	(lambo	- da=0.09))	0.0	 00	-0.01			
			th	ick oxi	.de	0.0	00	-0.01			
	SCN6M	_SUBM	(lambo th	da=0.10 ick oxi)) .de	-0.0 -0.0)2)2	0.00 0.00			
FOX TRANSISTORS	GA'	TE	N+A	CTIVE	P+ACTIVE	UNITS					
PROCESS PARAMETERS	N+	ту Р+	POLY	N+BLK	C PLY+BLK	M1	M2				
Sheet Resistance	6.8	7.5	7.9	61.7	331.5	0.08	0.0	8			
Contact Resistance Gate Oxide Thickness	10.4 s 41	10.8	9.7				5.0	5 ohms			
PROCESS PARAMETERS	М3	POLY	_HRI	M4	М5	Мб	N_W				
Sheet Resistance	0.08	1098	.8	0.08	0.07	0.03	950				
Contact Resistance	10.75			15.87	20.15	22.15					
COMMENTS: BLK is si	licide b	lock.									

Ek 6 MOSIS-TSMC 0.18µm Proses ve Model Parametreleri

CIRCUIT PARAMETERS UNITS Inverters Κ Vinv 1.0 0.75 volts Vinv 1.5 0.79 volts Vol (100 uA) 2.0 0.09 volts Voh (100 uA) 2.0 1.62 volts Vinv 2.0 0.83 volts Gain 2.0 -25.26 Ring Oscillator Freq. D1024_THK (31-stg,3.3V) 292.38 MHz 351.70 MHz DIV1024 (31-stg,1.8V) Ring Oscillator Power D1024_THK (31-stg, 3.3V) 0.07 uW/MHz/gate DIV1024 (31-stg,1.8V) 0.02 uW/MHz/gate COMMENTS: DEEP SUBMICRON T77A SPICE BSIM3 VERSION 3.1 PARAMETERS SPICE 3f5 Level 8, Star-HSPICE Level 49, UTMOST Level 8 * DATE: Oct 3/07 * LOT: T77A WAF: 1003 * Temperature_parameters=Default .MODEL CMOSN NMOS (LEVEL = 49 +VERSION = 3.1TNOM = 27 TOX = 4.1E-9= 2.3549E17 NCH +XJ = 1E - 7VTH0 = 0.3647749 K2 = 6.025001E-3 +K1 = 0.5815814 K3 = 1E - 3+K3B = 1.4745568 WO = 1E - 7NLX = 1.632187E-7+DVT0W = 0DVT1W = 0 DVT2W = 0DVT1 = 0.4373426 DVT2 = 0.0213359 +DVT0 = 1.4728771 +U0 = 265.6444712 UA = -1.423009E-9 UB = 2.335093E - 18= 9.412881E4 A0 = 5.524599E-7 B1 = 5.245012E-11 +UC VSAT = 1.8428561 в0 В1 = 5E-6 = 0.4038804 = 5.524599E-7+AGS A2 = -7.935044E-3= 0.8804594 +KETA A1 = 0.8 $\begin{array}{rcl} = & 0.8 & A2 & = & 0.880 \\ = & 0.4944853 & PRWB & = & -0.2 \\ = & 2.60605E-9 & LINT & = & 1.939 \end{array}$ +RDSW = 105 PRWG = 1 WINT LINT = 1.939129E-8 +WR XW = 0 = -1E - 8DWG +XT. = -2.843075E-9= 2.865387E-9 = -0.0894361 NFACTOR = 2.3051876 +DWB VOFF = 0 CDSC +CIT = 2.4E-4CDSCD = 0= 2.398164E-3 ETAB +CDSCB = 0ETA0 = 3.392679E-5+CDSCB = 0+DSUB = 8.234246E-3 PCLM = 0.7444877 PDIBLC1 = 0.185852+PDIBLC2 = 3.274134E-3 PDIBLCB = -0.1 DROUT = 0.7550884 +PSCBE1 = 8E10PSCBE2 = 1.726969E-9 PVAG = 1.068222E-3+DELTA = 0.01RSH = б.8 MOBMOD = 1+PRT = 0 UTE = -1.5 KT1 = -0.11+KT1L = 0 KT2 = 0.022 UA1 = 4.31E-9= -7.61E-18 UC1 = -5.6E-11 = 3.3E4+UB1 AT = 0 WLN = 1 WW = 0 +WL = 1 WWL = 0 = 0 +WWN LL= 1 = 0 = 1 +LLNLW LWN = 0 CAPMOD = 2XPART = 0.5+LWL +CGDO = 8.28E-10 CGSO = 8.28E - 10CGBO = 1E - 12+CJ = 9.427065E-4 PB = 0.8 MJ = 0.3709737 +CJSW = 1.928292E - 10PBSW = 0.7 MJSW = 0.1902367+CJSWG = 3.3E-10PBSWG = 0.7MJSWG = 0.1902367= 0 PVTH0 = 3.643308E-5 PRDSW = -0.8968745+CF = 3.285774E-4WKETA = -5.791315E-4 LKETA = -0.0101627+PK2 +PU0 = 10.0548745 PUA = 1.901573E-11 = 1.831424E-24PUB +PVSAT = 1.433548E3 PETA0 = 5.358064E-5 PKETA = 1.519426E-3

)

94

*

.MODEL CN	105	SP PMOS (LEVEL	=	49
+VERSION	=	3.1	TNOM	=	27	TOX	=	4.1E-9
+XJ	=	1E-7	NCH	=	4.1589E17	VTH0	=	-0.3887191
+K1	=	0.5899188	К2	=	0.0207529	КЗ	=	0.0996803
+K3B	=	4.9079533	WO	=	1E-6	NLX	=	7.820782E-8
+DVTOW	=	0	DVT1W	=	0	DVT2W	=	0
+DVT0	=	0.5500873	DVT1	=	0.3455653	DVT2	=	0.1
+U0	=	109.7547017	UA	=	1.381876E-9	UB	=	1.115366E-21
+UC	=	-1E-10	VSAT	=	1.558387E5	A0	=	1.8416644
+AGS	=	0.404121	в0	=	2.986627E-7	B1	=	5.817037E-7
+KETA	=	0.0173044	A1	=	0.4159329	A2	=	0.4467425
+RDSW	=	224.0543155	PRWG	=	0.5	PRWB	=	-0.0577039
+WR	=	1	WINT	=	0	LINT	=	2.948671E-8
+XL	=	0	XW	=	-1E-8	DWG	=	-2.393677E-8
+DWB	=	-9.12926E-10	VOFF	=	-0.086012	NFACTOR	=	2
+CIT	=	0	CDSC	=	2.4E-4	CDSCD	=	0
+CDSCB	=	0	eta0	=	0.1514642	ETAB	=	-0.0631443
+DSUB	=	1.0119856	PCLM	=	0.6710126	PDIBLC1	=	1.052378E-3
+PDIBLC2	=	0.016329	PDIBLCB	=	-1E-3	DROUT	=	9.803072E-4
+PSCBE1	=	1.718561E9	PSCBE2	=	5E-10	PVAG	=	14.8638824
+DELTA	=	0.01	RSH	=	7.5	MOBMOD	=	1
+PRT	=	0	UTE	=	-1.5	KT1	=	-0.11
+KT1L	=	0	KT2	=	0.022	UA1	=	4.31E-9
+UB1	=	-7.61E-18	UC1	=	-5.6E-11	AT	=	3.3E4
+WL	=	0	WLN	=	1	WW	=	0
+WWN	=	1	WWL	=	0	LL	=	0
+LLN	=	1	LW	=	0	LWN	=	1
+LWL	=	0	CAPMOD	=	2	XPART	=	0.5
+CGDO	=	7.79E-10	CGSO	=	7.79E-10	CGBO	=	1E-12
+CJ	=	1.17722E-3	PB	=	0.8611654	MJ	=	0.4184273
+CJSW	=	1.924705E-10	PBSW	=	0.9275508	MJSW	=	0.3248627
+CJSWG	=	4.22E-10	PBSWG	=	0.9275508	MJSWG	=	0.3248627
+CF	=	0	PVTH0	=	2.665377E-3	PRDSW	=	9.5152385
+PK2	=	2.387138E-3	WKETA	=	0.0143424	LKETA	=	-3.279135E-3
+PU0	=	-2.0258474	PUA	=	-7.30986E-11	PUB	=	1.973019E-22
+PVSAT	=	50	PETA0	=	1E-4	PKETA	=	-5.502283E-4
`								

) *
Ek 7 MOSIS-IBM 0.35µm Proses ve Model Parametreleri

MOSIS WAFER ACCEPTANCE TESTS

RUN: T81C (5HPE_QT) BURLINGTON TECHNOLOGY: SIGE035 microns VENDOR: IBM-

FEATURE SIZE: 0.35

Run type: SKD

 $\ensuremath{\texttt{INTRODUCTION}}\xspace$ This report contains the lot average results obtained by $\ensuremath{\texttt{MOSIS}}\xspace$

from measurements of MOSIS test structures on each wafer of this fabrication lot. SPICE parameters obtained from similar measurements on a selected wafer are also attached.

COMMENTS: SIGE5HPE_IBM-B

TRANSISTOR PARAMETER	.S	W/L	N-0	CHANNEL	P-CHANNEL	UNITS			
MINIMUM Vth		0.5/0	.36	0.40	-0.38	volts			
SHORT Idss Vth Vpt		20.0/0).36	582 0.51 9.6	-247 -0.42 -8.4	uA/um volts volts			
WIDE Ids0		20.0/0	0.36	4.8	-11.7	pA/um			
LARGE Vth Vjbkd Ijlk Gamma		50/50		0.54 8.4 <50.0 0.67	-0.47 -7.8 <50.0 0.83	volts volts pA V^0.5	2		
Low-field Mobility				442.01	105.70	cm^2/1	√*s		
PROCESS PARAMETERS UNITS Sheet Resistance	N+ 4.3	P+ 3.3	POLY 3.6	M1 0.06	PP+BLKPE 2531.5	P+BLK 1 95.6	29LY+H 220	BLK .6	
onms/sq Contact Resistance Gate Oxide Thicknes angstrom	4.6 s 79	3.9	3.5					C	ohms
PROCESS PARAMETERS UNITS	PPBKPE	NW P+I	PLY/NW	P+BLK_	HV N+BLK_H	V N+BLK	М2	М3	М4
Sheet Resistance 0.01 ohms/sq Contact Resistance 1.38 ohms	2482.	б 2	218.5	95.	7 66.7	66.8	0.06 0.61	0.04	

COMMENTS: BLK is silicide block.

CAPACITANCE PARAMETERS N+ P+ POLY POLY2 M1 Q3 M2 M3 HV_N_WLL P1_P2 M4 N_W UNITS Area (substrate) 1037 851 76 26 9 5 114 1 124 aF/um^2 Area (N+active) 4360 aF/um^2 Area (P+active) 4301 aF/um^2 Area (poly) 44 aF/um^2 1467 Area (poly1) aF/um^2 Area (pl_n_actv) 2809 aF/um^2 1946 Area (metal3) aF/um^2 Area (NMOS Cap) 1285 aF/um^2 490 Area (NMOS varactor) aF/um^2 Area (N+ varactor) 321 aF/um^2 Fringe (substrate) 112 92 48 46 29 aF/um 40 60 Fringe (poly) aF/um UNITS CIRCUIT PARAMETERS Inverters Κ Vinv 1.0 1.23 volts Vinv 1.5 1.36 volts Vol (100 uA) 2.0 0.02 volts 2.0 Voh (100 uA) 3.27 volts Vinv 2.0 1.48 volts Gain -19.04 2.0 Ring Oscillator Freq. 220.79 MHz DIV256 (31-stg,3.3V) D256_THK (31-stg,5.0V) 157.98 MHz Ring Oscillator Power DIV256 (31-stg,3.3V) 0.13 uW/MHz/gate D256_THK (31-stg,5.0V) 0.27 uW/MHz/gate COMMENTS: SUBMICRON T81C SPICE BSIM3 VERSION 3.1 PARAMETERS SPICE 3f5 Level 8, Star-HSPICE Level 49, UTMOST Level 8 * DATE: May 15/08 * LOT: T81C WAF: 2002 * Temperature_parameters=Default .MODEL CMOSN NMOS (LEVEL = 49+VERSION = 3.1TNOM = 27 TOX = 7.9E - 9+XJ = 1.5E-7NCH = 1.7E17 VTH0 = 0.5305185 = 0.5848078 K2 = 0.0256449 K3 = -3 +K1 = 2.4512591 WO = 1E - 8= 1.116156E-7 +K3B NLX +DVT0W = 0DVT1W = 0DVT2W = 0= 0 = 0.4012276 = 0.8298922 DVT2 = -0.1569447+DVT0 DVT1 = 1E-13 = 2.476874E - 18= 479.9655586 +U0 UΒ IJΑ = 8.133738E-11 VSAT = 1.161202E5 A0 = 1.2416667+UC

+AGS	=	0.1743661	в0	=	-1.004933E-7	В1	=	0
+KETA	=	-1.845864E-3	A1	=	0	A2	=	0.8965406
+RDSW	=	863.2674781	PRWG	=	4.950988E-12	PRWB	=	-0.0459966
+WR	=	1	WINT	=	7.966885E-8	LINT	=	7.273807E-8
+DWG	=	-4.42467E-9	DWB	=	7.052884E-9	VOFF	=	-0.15
+NFACTOR	=	2.5	CIT	=	0	CDSC	=	2.4E-4
	=	0	CDSCB	=	0	ድግል በ ድግል በ	=	0 0931799
+FTAR	_	-0 0430887	DSIIB	_	0 7493076	DCLW	_	0.7683886
	_	2 9/1556F-2		_	8 97//26F-/		_	0.1003000
	_	2.941330E-3	PDIBLCZ	_	0.974420E-4 A 004012E0	PCCDE3	_	0.1027437
+DKOUI	_	0.0207103	PSCBEI	_	4.004013E0	POCDEZ	-	9.120106-0
+PVAG	=	0.41/33/1	DELIA	=	0.01	KSH	=	4.5
+MOBMOD	=	1	PRT	=	0	U.L.E	=	-1.5
+K.I.T	=	-0.11	K.I.T.L	=	0	K.I.7	=	0.022
+UAL	=	4.31E-9	UBT	=	-7.61E-18	UCI	=	-5.6E-11
+AT	=	3.3E4	WL	=	0	WLN	=	1
+WW	=	0	WWN	=	1	WWL	=	0
+LL	=	0	LLN	=	1	LW	=	0
+LWN	=	1	LWL	=	0	CAPMOD	=	2
+XPART	=	0.5	CGDO	=	3.6E-10	CGSO	=	3.6E-10
+CGBO	=	1E-10	CJ	=	1.035131E-3	PB	=	0.8
+MJ	=	0.3455003	CJSW	=	1.17517E-10	PBSW	=	0.8
+MJSW	=	0.1256018	CJSWG	=	1.64E-10	PBSWG	=	0.8
+MJSWG	=	0.1256018	CF	=	0	PVTH0	=	-7.901503E-3
+PRDSW	=	-37 2174015	PK2	=	-6 2714E-4	WKETA	=	3 807816E-3
+1.КЕТА	_	-7 438318F-3)		0.2/110 1			5.0070101 5
*	_	1.4303TOF 2)					
MODET CN	۸					τ ច៶៸ចτ	_	10
NUCLEL CM	-102	2 1		_	27		_	
+VERSION	=		NOM	=	2/ 1 7m17		=	7.9E-9 0 4212020
+XU	=	1.5E-/	NCH	=	1./L1/	VIHU	=	-0.4312939
+K1	=	0.9264395	K2	=	-0.0236824	K.3	=	0.0991416
+K3B	=	4.0511173	WO	=	1E-8	NLX	=	1E-9
+DVTOW	=	0	DVT1W	=	0	DVT2W	=	0
+DVT0	=	0.5149005	DVT1	=	0.4423141	DVT2	=	-0.2999462
+U0	=	114.9525445	UA	=	1.230051E-9	UB	=	1.564326E-21
+UC	=	-1E-10	VSAT	=	1.111953E5	A0	=	0.7653886
+AGS	=	0.0962412	в0	=	1.501222E-6	В1	=	5E-6
+KETA	=	8.431203E-3	Al	=	0.0191686	A2	=	0.3
+RDSW	=	2.937222E3	PRWG	=	-0.1136741	PRWB	=	-0.2065122
+WR	=	1	WINT	=	6.679717E-8	LINT	=	4.758657E-8
+DWG	=	-1.290969E-8	DWB	=	1.841249E-9	VOFF	=	-0.0361606
+NFACTOR	=	0.8753188	CIT	=	0	CDSC	=	2.4E-4
+CDSCD	=	0	CDSCB	=	0	5220 ЕТАО	=	0 2918678
+FTAR	_	-0.2	DSIIB	_	1	DCLW	_	1 3412772
	_	4 813832F-3	DDTBLC2	_	1 835567 F _3		_	0 0163847
	_	1.013032E 3		_	0F10	FDIBLCB	_	0.0103017 0 E0E1E7E 10
+DROUI	_	0.1103/32	PSCBEI	_	0.01	PSCDEZ	_	0.00010/E-10
+PVAG	=	0.0149878	DELIA	=	0.01	RSH	=	3.3
+MOBMOD	=	1	PRT	=	0	0.1.E	=	-1.5
+KT1	=	-0.11	KTIL	=	0	KT2	=	0.022
+UA1	=	4.31E-9	UB1	=	-7.61E-18	UC1	=	-5.6E-11
+AT	=	3.3E4	WL	=	0	WLN	=	1
+WW	=	0	WWN	=	1	WWL	=	0
+LL	=	0	LLN	=	1	LW	=	0
+LWN	=	1	LWL	=	0	CAPMOD	=	2
+XPART	=	0.5	CGDO	=	3.58E-10	CGSO	=	3.58E-10
+CGBO	=	1E-10	CJ	=	8.416488E-4	PB	=	0.7374637
+MJ	=	0.3318387	CJSW	=	8E-13	PBSW	=	0.7500733
+MJSW	=	0.91	CJSWG	=	6.4E-11	PBSWG	=	0.7500733
+MJSWG	=	0.91	CF	=	0	PVTH0	=	5.98016E-3
+PRDSW	=	14 8598424	PK2	=	- 3 73981≖-3	WKETA	=	-6 631518E-3
	_	-0 0284721)	_		MULTIA	_	0.0313108-3
TUNETY	_	0.0207/21	1					

Tez Konusu ile İlgili Yapılan Yayınlar

Kahraman, N., Yıldırım T., "Technology Independent Circuit Sizing for Standard Cell Based Design Using Neural Networks", Digital Signal Processing dergisinde revizyon aşamasında.

Kahraman, N., Yıldırım T., "Technology Independent Circuit Sizing for Fundamental Analog Circuits Using Artificial Neural Networks", PRIME08, sunulmak üzere kabul edildi, 2008

Kahraman N., Erkmen B, Acar Vural R., "Technology Independent Neural Network Modeling for VLSI Design Automation", CADENCE Design Contest for PhD Students, Uluslararası Mikroelektronik Tasarım Yarışması'nda 4.lük.

Odacıoğlu EC.,Kahraman N., Yıldırım T., "Two Stage Comparator Design with Artificial Neural Networks", INISTA, International Symposium on INnovations in Intelligent Systems and Applications, Istanbul, pp: 174-176, 2007

Ünal, C., Coşkun, N., Yıldırım, T., "Transistor Size Estimation Based on Propagation Delay in CMOS Digital Circuits Using Neural Networks", Proc. of INISTA 2005 International Symposium on Innovations in Intelligent SysTems and Applications, pp.255-257, İstanbul, Turkey, June 15-18, 2005.

Coşkun, N., Yıldırım, T., "Yapay Sinir Ağları ile Sayısal Devrelerde Gecikme Kestirimi", EMO 2005 Elektrik-Elektronik-Bilgisayar Mühendisliği 11. Ulusal Kongresi pp. 60-62, İstanbul, 22-25 Eylül, 2005.

ÖZGEÇMİŞ

Doğum tarihi	28.09.1979	
Doğum yeri	Eskişehir	
Lise	1993-1997	Haydarpaşa Süper Lisesi
Lisans	1997-2001	Yıldız Teknik Üniversitesi, Elektrik-Elektronik Fakültesi, Elektronik ve Haberleşme Mühendisliği Bölümü
Yüksek Lisans	2001-2003	Yıldız Teknik Üniversitesi, Fen Bilimleri Enstitüsü, Elektronik ve Haberleşme Müh. Ana Bilim Dalı, Elektronik Programı
Doktora	2003-2008	Yıldız Teknik Üniversitesi, Fen Bilimleri Enstitüsü, Elektronik ve Haberleşme Müh. Ana Bilim Dalı, Elektronik Programı
Çalıştığı kurum	2001-Devam ediyor	Yıldız Teknik Üniversitesi, Elektronik Ana Bilim Dalı Araştırma Görevlisi