Özet:
Daha hızlı ve daha yüksek tümleştirme yoğunluğuna sahip MOS tümdevreler üretebilmek amacıyla daha küçük hat genişliğine sahip tranzistor üretme çalışmaları sürdürülmektedir. Fakat bu durum tümdevrelerin güç tüketimimde yükseltecektir. Güç tüketiminin düşürülmesi üzerinde önemle durulması gereken bir konudur. Düşük güç, düşük gerilim uygulamaları için SOI (Oksit Yalıtımlı Silisyum) teknolojisi ümit verici bir çözüm olarak gözükmektedir. SOI teknolojisinin getirdiği değişiklik devrenin toplam parazitik kapasitesini azaltmaktır. Bu çalışma çerçevesinde oyuk kanallı SOI CMOS tümdevre üretim süreci geliştirilmiştir. Geliştirilen bu süreç mikron-altı NMOS ve PMOS tranzistorlar ile ring osilatörler içeren bir test tümdevrenin üretimine uygulanmıştır. Üretim akışının kanal inceltme sürecinde büyütülen oksitin kalınlığı değiştirilerek, silisyum film kalınlıkları 73nm ve 46nm olan iki farklı tür SOI MOS tranzistor tipi üretilmiştir. Silisyum film kalınlığı 46nm olan SOI NMOS tranzistorun eğiminin aynı süreçle üretilen standart taban NMOS tranzistorun eğimine göre kanal boylan kısaldıkça küçük kaldığı gözlenmiştir. Eğimdeki bu bozulmanın nedeni kanal inceltme aşamasında oluşan gerilmelerden kaynaklandığı düşünülmektedir. SOI CMOS test tümdevresinde bulunan 99 evirici kattan oluşan ring osilatörü 250 °C ortam sıcaklığında ve IV gibi düşük besleme geriliminde test edildi ve sonuçları verildi.
